[发明专利]一种金属栅极及MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制备工艺，特别是一种金属栅极及MOS晶体管的形成方法。

背景技术

随着半导体器件的特征尺寸越来越小，相应的核心器件所占用面积也相应减小，导致单位面积的能量密度大幅增高，漏电问题更加凸显，功耗也随之增大。因此在45纳米以下的工艺中，传统的以二氧化硅为材料的栅极介质层的工艺已遇到瓶颈，无法满足半导体器件的工艺要求；为解决上述瓶颈，目前采用高介电常数(高k：k值大于等于10)介质材料作为栅介质层，然后，形成以金属为材料的栅极以减小漏电，使功耗得到很好的控制。

目前制备金属栅极的工艺主要有两种方法，分别是“先栅极”和“后栅极”。“后栅极”又称为可替换栅极(以下简称RMG)，使用该工艺时高介电常数栅介质层无需经过高温步骤，所以阈值电压V_T偏移很小，芯片的可靠性更高。因此，RMG工艺得到更广泛的应用。美国专利US7091118介绍了一种金属栅极的制备方法，其工艺流程主要如下：如图1所示，首先在半导体衬底1上形成多晶硅栅极结构，所述多晶硅栅极结构包括牺牲氧化层2、侧墙3和多晶硅栅极4，所述侧墙3包括氧化硅层31、氮化硅层32；在半导体衬底1上形成层间介质层5，研磨所述层间介质层5直至露出多晶硅栅极4，使得层间介质层5的表面与多晶硅栅极4及侧墙3顶部齐平。如图2所示，去除多晶硅栅极4和牺牲氧化层2至露出半导体衬底1，形成沟槽。如图3所示，在沟槽内侧壁及底部形成阻挡层6。如图4所示，向沟槽内填充满金属材料，并研磨至露出层间介质层5，形成金属栅极7。

上述工艺制备的金属栅极，很容易在金属栅极7中出现空洞8(图4所示)，影响栅极的电性能，从而引起半导体器件的可靠性问题。

发明内容

本发明解决的问题是提供一种金属栅极及MOS晶体管的形成方法，解决现有工艺制备过程中在金属栅极内部形成空洞，引起金属栅极电性能不稳定的问题。

为解决上述问题，本发明采用如下技术方案：

一种金属栅极的形成方法，包括以下步骤：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除部分多晶硅栅极，形成浅沟槽；去除部分宽度侧墙，增大浅沟槽开口；去除剩余多晶硅栅极，形成沟槽；向沟槽内填充满金属层，形成金属栅极。

可选的，所述去除部分宽度侧墙采用的方法为干法刻蚀法或湿法刻蚀法。

可选的，所述干法刻蚀法为反应离子刻蚀法。

可选的，所述反应离子刻蚀法采用的气体为CHF₃、CH₂F₂或CH₃F，刻蚀速率为：100～500埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于20∶1。

可选的，所述湿法刻蚀法采用热磷酸，温度120～160℃，浓度为85％，刻蚀速率为40～100埃/分钟，刻蚀氮化硅层与氧化硅层的速率比大于50∶1。

可选的，所述去除部分多晶硅栅极的去除厚度为30～200埃。

可选的，所述沟槽开口增大1～10纳米。

可选的，所述去除部分多晶硅栅极和去除剩余多晶硅栅极的方法为反应离子刻蚀法。

可选的，所述去除部分多晶硅栅极和去除剩余多晶硅栅极的方法采用四甲基氢氧化铵溶液，浓度为2～4％，温度为50～90℃，刻蚀速率为100～3000埃/分钟，刻蚀多晶硅与氧化硅的速率比大于100∶1。

可选的，所述金属层的材料是铝、铜、镍、铬、钨、钛、钛钨、钽和镍铂中的一种或其组合。

可选的，在形成金属栅极之前还包括：在沟槽内的半导体衬底上形成栅介质层。

可选的，所述栅介质层的材料为高k材料。

可选的，所述高k材料为HfSiO、HfO₂、HfZrO和HfLaO中的一种或其组合。

一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在多晶硅栅极和侧墙两侧形成源/漏极；在所述半导体衬底上形成层间介质层，所述层间介质层的表面与多晶硅栅极及侧墙顶部齐平；去除部分多晶硅栅极，形成浅沟槽；去除部分宽度侧墙，增大浅沟槽开口；去除剩余多晶硅栅极，形成沟槽；向沟槽内填充满金属层，形成金属栅极。

与现有技术相比，本发明具有以下优点：