[发明专利]非易失性存储器件、其擦除方法以及包括其的存储系统

说明书

技术领域

此处的公开内容涉及半导体存储器，更具体地，涉及非易失性存储器件、其擦除方法以及包括该非易失性存储器件的存储系统。

背景技术

半导体存储器件是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)的半导体材料实现的存储器件。半导体存储器件可以大致分为易失性存储器件和非易失性存储器件。

易失性存储器件是其中存储的数据在电源切断时被擦除的存储器件。易失性存储器件的例子包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器件是即使电源切断也保持所存储的数据的存储器件。非易失性存储器件的例子包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪速存储器件、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、电阻性随机存取存储器(RRAM)和铁电随机存取存储器(FRAM)。闪速存储器件可以大致分类为NOR(或非)型和NAND(与非)型。

发明内容

本公开内容提供例如具有三维阵列结构的非易失性存储器件、其擦除方法以及包括该非易失性存储器件的存储系统。

本发明构思的实施例提供一种非易失性存储器件的擦除方法，该非易失性存储器件具有存储串，该存储串包括多个存储单元、串选择晶体管和地选择晶体管，所述擦除方法包括：向分别连接到所述存储单元的多条字线施加字线擦除电压；向连接到所述地选择晶体管的地选择线施加特定电压；向在向地选择线施加特定电压的步骤中在其中形成存储串的衬底施加擦除电压；以及响应于所述衬底的电压变化浮置所述地选择线。

在示例实施例中，施加特定电压包括：向所述地选择线施加地电压。

在示例实施例中，当所述衬底的电压电平达到目标电压电平时，执行浮置所述地选择线。

在示例实施例中，所述存储单元在垂直于衬底的方向上堆叠。

本发明构思的实施例提供一种非易失性存储器件，其包括：存储单元阵列，包括在衬底上提供的多个存储单元串；读写电路，通过多条位线连接到所述存储单元串，并且被配置为驱动所述位线；地址译码器，通过多条字线、串选择线和地选择线连接到所述存储单元串，并且被配置为驱动所述字线和所述选择线；以及衬底监视电路，其监视所述衬底的电压电平，其中，所述地址译码器在擦除操作中根据监视结果驱动所述地选择线。

在示例实施例中，当开始将用于擦除操作的擦除电压施加到衬底时，所述地址译码器被配置为将所述地选择线驱动为地电压。

在示例实施例中，在所述擦除操作期间，所述地址译码器被配置为：当所述衬底的电压电平达到目标电压电平时，浮置所述地选择线。

在示例实施例中，所述衬底监视电路包括：第一调整器和第二调整器，连接在地节点与向其提供所述衬底的电压的衬底节点之间；以及比较器，其被配置为比较目标电压和所述第一调整器与第二调整器之间的节点的电压，以输出所述监视结果。

本发明构思的实施例提供一种非易失性存储器件的擦除方法，所述方法包括：提供所述非易失性存储器件，其包括垂直于具有第一导电率的衬底的存储串，所述存储串包括利用接触所述衬底的、具有第一导电率的柱有源主体的串选择晶体管、多个存储单元和地选择晶体管；向连接到所述多个存储单元的多条字线施加字线擦除电压；向连接到所述地选择晶体管的地选择线施加电压；向所述衬底施加擦除电压；以及响应于所述衬底的电压变换浮置所述地选择线。

本发明构思的实施例提供一种非易失性存储器件，其包括：衬底；存储串，其包括使用接触所述衬底的、具有第一导电率的柱有源主体的串选择晶体管、多个存储单元和地选择晶体管；地址译码器，其被配置为向连接到所述多个存储单元的多条字线施加字线擦除电压，以及向连接到所述地选择晶体管的地选择线施加电压；衬底偏置电路，其被配置为向所述衬底施加擦除电压；以及衬底监视电路，其被配置为感测所述衬底的电压变换，其中，所述地址译码器响应于所述衬底的电压变换浮置所述地选择线。