[发明专利]非易失性存储器件、其擦除方法以及包括其的存储系统

权利要求书

1.一种非易失性存储器件的擦除方法，该非易失性存储器件具有存储串，该存储串包括多个存储单元、串选择晶体管和地选择晶体管，所述擦除方法包括：

向分别连接到所述存储单元的多条字线施加字线擦除电压；

向连接到所述地选择晶体管的地选择线施加特定电压；

向在向所述地选择线施加特定电压的步骤中在其中形成所述存储串的衬底施加擦除电压；以及

响应于所述衬底的电压变化浮置所述地选择线。

2.如权利要求1所述的擦除方法，其中，施加特定电压包括：向所述地选择线施加地电压。

3.如权利要求1所述的擦除方法，其中，当所述衬底的电压电平达到目标电压电平时，执行浮置所述地选择线。

4.如权利要求1所述的擦除方法，其中，所述存储单元在垂直于衬底的方向上堆叠。

5.一种非易失性存储器件，包括：

存储单元阵列，包括在衬底上提供的多个存储单元串；

读写电路，通过多条位线连接到所述存储单元串，并且被配置为驱动所述位线；

地址译码器，通过多条字线、串选择线和地选择线连接到所述存储单元串，并且被配置为驱动所述字线和所述选择线；以及

衬底监视电路，其监视所述衬底的电压电平，其中，所述地址译码器在擦除操作中根据监视结果驱动所述地选择线。

6.如权利要求5所述的非易失性存储器件，其中，当开始将用于擦除操作的擦除电压施加到衬底时，所述地址译码器被配置为将所述地选择线驱动至地电压。

7.如权利要求6所述的非易失性存储器件，其中，在所述擦除操作期间，所述地址译码器被配置为：当所述衬底的电压电平达到目标电压电平时，浮置所述地选择线。

8.如权利要求5所述的非易失性存储器件，其中，所述衬底监视电路包括：

第一调整器和第二调整器，连接在地节点与向其提供所述衬底的电压的衬底节点之间；以及

比较器，其被配置为比较目标电压和所述第一调整器与第二调整器之间的节点的电压，以输出所述监视结果。

9.一种非易失性存储器件的擦除方法，所述方法包括：

提供所述非易失性存储器件，其包括垂直于具有第一导电率的衬底的存储串，所述存储串包括利用接触所述衬底的、具有第一导电率的柱有源主体的串选择晶体管、多个存储单元和地选择晶体管；

向连接到所述多个存储单元的多条字线施加字线擦除电压；

向连接到所述地选择晶体管的地选择线施加电压；

向所述衬底施加擦除电压；以及

响应于所述衬底的电压变换浮置所述地选择线。

10.一种非易失性存储器件，包括：

衬底；

存储串，其包括使用接触所述衬底的、具有第一导电率的柱有源主体的串选择晶体管、多个存储单元和地选择晶体管；

地址译码器，其被配置为向连接到所述多个存储单元的多条字线施加字线擦除电压，以及向连接到所述地选择晶体管的地选择线施加电压；

衬底偏置电路，其被配置为向所述衬底施加擦除电压；以及

衬底监视电路，其被配置为感测所述衬底的电压变换，

其中，所述地址译码器响应于所述衬底的电压变换浮置所述地选择线。

11.一种非易失性存储器件的擦除方法，该非易失性存储器件包括衬底和多个存储块，每个存储块以二维阵列形式包括多个存储串，每个存储串包括串选择晶体管、多个存储单元和地选择晶体管，所述多个存储串排列成行和列，其中，多个存储串的列分别通过对应的串选择晶体管连接到对应的位线，并且多个存储串的行分别通过对应的串选择晶体管连接到对应的串选择线，所述方法包括：

选择所述多个存储块中的一个以进行擦除；

向连接到被选存储块的多个存储单元的多条字线施加字线擦除电压；

向连接到被选存储块的地选择晶体管的地选择线而不向至少一个未选存储块施加电压；

向所述衬底施加擦除电压；以及

响应于所述衬底的电压变换浮置所述被选存储块的地选择线。

12.如权利要求11所述的擦除方法，其中，使得连接到所述至少一个未选存储块的地选择晶体管的地选择线浮置。