[发明专利]锁相环电路及其控制方法、半导体集成电路和电子设备

说明书

技术领域

本发明涉及锁相环(PLL)电路、半导体集成电路、电子设备和锁相环电路的控制方法，更具体地，涉及锁相环电路中控制响应的改进。

背景技术

锁相环电路(其也可称为锁相电路)可集成到电子设备中。

普通的锁相环电路与外部基准时钟信号同步地生成期望的振荡频率的内部时钟信号。确切地，外部基准时钟信号和内部生成的比较时钟信号的相位和频率通过相位频率比较器相互比较。对应于比较结果的相位差信号供给环路滤波器部分，以提取相位差信号的低频分量并将该低频分量设为振荡控制信号。环路滤波器部分输出的振荡控制信号供给振荡器(压控振荡器或流控振荡器)。振荡器生成振荡频率对应于振荡控制信号的内部时钟信号，并将该内部时钟信号供给分频器。分频器通过以预定的分频比对振荡器生成的内部时钟信号进行分频来生成比较时钟信号，并且将比较时钟信号供给相位频率比较器。

日本专利特开第2006-180349号(下文称为专利文献1)提出了一种机制，其使得能够基于相位频率比较器的输出信号来精确地确定锁相环电路的工作状态。

在专利文献1描述的机制中，工作状态确定部分基于环路滤波器输出的控制电压是否在预定电压范围内，确定PLL频率合成器是否处于期望的工作状态。电流控制电路基于来自工作状态确定部分的确定信号，生成用于控制分频器的分频控制信号。此时，电流控制电路生成分频控制信号，以便在PLL频率合成器维持期望的工作状态范围内降低分频器的驱动电流。

利用这种机制，可以精确地确定PLL频率合成器的工作状态，并且可以检测出反馈分频电路的错误工作。进一步，分频器和PLL频率合成器的功耗可以通过提供电流控制电路而得到降低。

发明内容

然而，利用专利文献1中描述的机制，工作状态确定部分由模/数转换器、存储器电路和确定部分形成。工作状态确定电路的构成是特殊的电路配置，并具有复杂的信号处理系统。这导致用于控制振荡器的振荡控制信号与用于控制分频器的分频控制信号之间控制响应的差异。

本发明鉴于上述情形做出。想要提供可降低锁相环电路中振荡器和分频器之间控制响应的差异的机制。

另外，想要提供可降低用于生成用以控制分频器的分频控制信号的电路的规模和功耗的机制。

根据本发明一实施例的锁相环电路包括：相位频率比较部分，其配置为将外部基准时钟信号的相位和比较时钟信号的相位进行比较，并生成对应于比较结果的误差信号；振荡部分，其配置为生成振荡频率对应于所述误差信号的内部时钟信号；分频部分，其配置为通过以预定分频比对所述内部时钟信号进行分频以生成所述比较时钟信号；振荡器控制部分，其配置为基于所述误差信号生成用于控制从所述振荡部分输出的所述内部时钟信号的频率的振荡控制信号；以及分频器控制部分，其配置为基于所述误差信号生成用于控制所述分频部分的偏置电流的分频控制信号。

进一步，在本发明的第一方式中，配置所述振荡器控制部分和所述分频器控制部分，以使得既在引入过程中又在锁定时，所述振荡控制信号和所述分频控制信号基于所述误差信号以相互具有预定关系的方式进行响应。

可替代地，在本发明的第二方式中，配置所述振荡器控制部分和所述分频器控制部分，以使得既在引入过程中又在锁定时，所述振荡部分和所述分频部分基于所述误差信号执行互锁操作。

本发明的第一方式从控制信号之间的关系的这一方面定义了根据本发明的实施例的一种机制。本发明的第二方式根据本发明的实施例，从控制操作的这一方面定义了一种机制。

当振荡控制信号和分频控制信号既在引入过程中又在锁定时基于误差信号以相互具有预定关系的方式进行响应时，振荡部分和分频部分基于误差信号执行互锁操作。这降低了锁相环电路中振荡部分和分频部分之间的控制响应的差异。另外，用于使得执行互锁操作的电路配置比专利文献1中描述的电路配置更简单。

另外，优选地，振荡控制信号和分频控制信号的关系得到适当设置。“适当”是指“以便具有预定的相关性”。例如，设置控制信号之间的关系，以使得分频部分的最大工作频率(该频率既在引入过程中又在锁定时对应于误差信号的任意值)总是高于振荡部分输出的内部时钟信号的频率。在这种情况下，锁定时的分频控制信号在分频部分中自动设置这样的偏置电流：该偏置电流低于与引入过程中从振荡器输出的内部时钟信号的最大频率对应的基于所述环路滤波器信号的偏置电流。从而相比于未应用本发明的情况，锁定时的功耗可以得到降低。

根据本发明，可以降低锁相环电路中振荡器和分频器之间的控制响应的差异，并且使得电路规模比专利文献1的电路规模更小。