[发明专利]多重图案化的方法

说明书

技术领域

本发明是有关于集成电路的制造，且特别是有关于通过接受所形成的线材料以协助制造集成电路的多重图案化方法

背景技术

集成电路通常被广泛用于不同的电气装置，例如存储器芯片。目前对于集成电路尺寸上的微缩减少是极度盼望的，如此一来可增加个别组件的密度，进而增强集成电路的功能。在集成电路上的最小间距(在相同型态的二相邻结构的相同点之间的距离，例如：二相邻闸极导体)通常被用来当成电路密度的代表度量。

增加电路密度通常受限于黄光光刻设备的分辨率。黄光光刻设备的一给定部所能制作的最小尺寸特征和空间和此黄光光刻设备的分辨率能力相关。

黄光光刻设备的给定部所能制造的最小特征宽度和最小空间宽度的总合为此设备可制造的最小间距。最小特征宽度通常可大约为最小空间的数倍，因此由黄光光刻设备的给定部所制造的最小间距是大约二倍于黄光光刻设备可制造出的最小特征。

用来减少小于光刻制造最小间距的集成电路装置的间距的一个方法是通过二倍或四倍图案化的使用，在此通常称为多重图案化。通过此方法，一单一掩模被用来在衬底上制作一系列的并行线材料。接着，可用不同方法将每一并行线材料转变为多重并行线材料。这些各种不同的方法通常是使用一系列的沉积和蚀刻步骤来执行。这些方法已于Xie、Peng、以及Smith、Bruce W等人于2009年SPIE的Optical Microlithography XXII会议所发表的“用于32nm以下的更高等级间距部的分析”中作讨论。于下列实施例中所讨论的一方法是使用自我对准间隙壁(selfaligned sidewall spacer)来制作二或四个并行线材料，其每一线材料由原本的掩模来制作。

发明内容

本发明是根据部分通过将间距减少至次光刻尺寸(sub lithographicdimension)的问题的确认为基础。这就是说，即使位于线材料之间的间距可能是次光刻尺寸，然而一般要接受这些线所要通过的一接收组件，例如一垂直栓塞(plug)，可能不是完全符合次光刻尺寸。用以定义栓塞的掩模是光刻的尺寸，并且，对于允许掩模对准误差增加了对于接受区所要求的尺寸。

根据本发明的一实施例的一集成电路存储器，包括一组线，此组线中的每一条线具有多个在一第一区中平行X方向线部分物以及多个在一第二区中平行Y方向线部分物。X方向线部分物的长度实质上长于Y方向线部分物的长度。X方向和Y方向线部分物各自具有第一和第二间距，第二间距第一间距的3倍。接触区于Y方向线部分物。在一些实施例中，这些线为字线或位线。

在黄光光刻集成电路工艺步骤中，用于制作线多重图案化方法的一实施例实施如下。为一组第一线材料选择一组线图案。在一衬底上形成该组第一线材料。此组第一线材料中的每一第一线材料定义出具有一X方向部分物和一Y方向部分物的一图案。第一线材料的X方向部分物的长度实质上长于第一线材料的Y方向部分物的长度。为此些X方向部分物和Y方向部分物选择多个第一间距和第二间距，第二间距大于第一间距。X方向部分物是为平行的，并且Y方向部分物为平行的。形成平行于每一第一线材料的至少二个第二线材料，以制作出包括多个平行X方向线部分物和多个平行Y方向线部分物的多个字线。Y方向线部分物的第二线材料包括多个底端区。多个附加特征物(supplemental features)形成于此些底端区的至少部分处。在一些实施例中，第二间距至少为第一间距的四倍，而在其它实施例中，第二间距至少为第一间距的八倍。在一些实施例中，形成附加特征物包括形成扩大的接触区(contact pickup area)。

本发明的其它方面、特征、以及优点可从附图中检阅，详细的说明和权利要求请参考下文。

附图说明

图1-8以简化方式绘示一四倍图案化工艺的第一实施例；

图1绘示对应掩模形状的一衬底内巢状环形(nested ring-like)线材料的俯视图，线材料具有平行X方向部分物以及平行Y方向部分物，位于X方向部分物之间的间距小于位于Y方向部分物之间的间距；

图2绘示图1线材料的每一边上的间隔物的制作，通过间距的缩减从而使线密度二倍化；

图3绘示图2线材料的每一边上的间隔物的制作，通过间距的缩减从而使图1的线密度四倍化；

图4绘示用于图3结构的一掩模的俯视图；

图5绘示覆盖部分Y方向部分物的图3结构以图4掩模作对准的图；

图6绘示移除图4掩模覆盖的部分Y方向部分物所制作出线材料的底端区的结果图；