[发明专利]提高打开多晶栅顶化学机械平坦化工艺均匀性的方法

说明书

技术领域

本发明涉及一种制造半导体器件的工艺方法，特别地涉及一种提高打开多晶栅顶化学机械平坦化工艺均匀性的方法。

背景技术

高K/金属栅工程在45纳米技术节点上的成功应用，使其成为30纳米以下技术节点不可缺少的关键模块化工程。目前，只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米技术节点的量产上取得了成功。近年来，紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前研发重点由高K/先金属栅(gate first)转向gate last。

对于gate last工程，其中的化学机械平坦化(CMP)工艺的开发被业界认为最具挑战性。在gate last工程中，需要一道CMP工艺将多晶栅(poly gate)顶部的氧化硅和氮化硅隔离层磨掉，并在露出多晶栅顶部后停止研磨，此步被称为打开多晶栅顶的CMP，即poly opening polish nitride CMP，简称为POP CMP；接着，将通过传统工艺制备的多晶栅挖掉，并填充金属，形成金属栅，之后需要一步或多步针对金属栅的化学机械平坦化，即metal gate CMP，最终获得高K/金属栅结构。

POP CMP包括两个步骤的CMP，一是氧化硅的CMP，一是氮化硅的CMP，而这两步CMP对晶圆芯片内部研磨均匀性(within in dieuniformity)均有着很高的要求。其中，对首先进行的氧化硅CMP工艺的研磨均匀性控制最为关键。参见图1，由于器件密度较大，且多晶栅13的高度通常为这导致在沉积氧化硅11后，多晶栅13正上方的氧化硅与位于相邻多晶栅13之间的氧化硅厚度落差H可达甚至更大。如果采用常规的氧化硅CMP技术，将无法有效消除这种较大的厚度落差，这种落差会随CMP过程的进行，一直传递到氧化硅CMP结束，这就造成了多晶栅13之间的氧化硅11存在凹陷。尽管之后存在针对氮化硅12的CMP，但该步CMP也很难修复氧化硅11的凹陷，并且由于材料选择比的不同，还可能将氧化硅11的凹陷进一步放大，形成最后的氧化硅凹陷14，参见图2。较大的氧化硅凹陷14会给金属栅CMP工艺造成巨大障碍，容易在多晶栅13之间形成金属残留，从而导致器件短路，参见图3和图4。在图3中，已经去除了多晶栅13，并进行了金属栅层15的沉积。对金属栅层15进行CMP处理，在形成金属栅16的同时，在氧化硅凹陷14处也留下了金属残留17。

为满足POP CMP对晶圆芯片内部研磨均匀性的高要求，需要开发出一种新的工艺方法，消除栅极间的介质凹陷，从而提高器件可靠性。

发明内容

本发明采用倾角离子注入与氧化硅CMP结合应用的方法，提高打开多晶栅顶化学机械平坦化工艺均匀性。

本发明提供一种提高打开多晶栅顶化学机械平坦化工艺均匀性方法，包括：

提供衬底，以及位于所述衬底上的多晶栅，相邻的所述多晶栅之间的间隙宽度为L；

沉积氮化硅层于所述衬底上，并对所述氮化硅层进行图案化，使所述氧化硅层覆盖所述多晶栅的顶部和侧壁；

沉积氧化硅层于所述衬底上，所述氧化硅层至少完全填充相邻的所述多晶栅之间的间隙；

所述氧化硅层具有凸出部分，所述凸出部分位于所述多晶栅的正上方，所述凸出部分的凸出高度为H；

采用第一化学机械平坦化工艺，对所述氧化硅层进行平坦化处理，直至暴露出覆盖所述多晶栅顶部的所述氮化硅层；

采用第二化学机械平坦化工艺，对暴露出的所述氮化硅层进行平坦化处理，直至暴露出所述多晶栅的顶部；

其中，在所述第一化学机械平坦化工艺之前，进行如下步骤：

在沉积所述氧化硅层之后，采用第一倾角离子工艺对所述凸出部分进行离子注入，所述第一倾角离子工艺的注入方向与水平方向之间的夹角为arctan(H/L)。

在本发明的方法中，在所述第一倾角离子注入工艺之后，进行第二倾角离子注入工艺，所述第二倾角离子注入工艺的注入方向与所述第一倾角离子工艺的注入方向沿垂直方向对称，所述第二倾角离子注入工艺的注入离子种类、注入能量、注入剂量与所述第一倾角离子注入工艺相同；

在本发明的方法中，在进行所述第一倾角离子注入工艺时，使所述衬底所在的晶圆在水平面内旋转；

在本发明的方法中，在进行所述第一倾角离子注入工艺时，使执行所述第一倾角离子注入工艺的注入源对准所述衬底所在的晶圆上的一定点以垂直方向为轴进行旋转；

在本发明的方法中，所述第一倾角离子注入工艺注入离子种类为H、C、N、B、In、P、As、Sb中的至少一种；