[发明专利]芯片级集成电感器及其制造方法

说明书

技术领域

本发明涉及一种半导体芯片中集成的电感器及其制造方法。

背景技术

电感器是在广阔和不同范围应用中的集成电路的重要元件。例如，电感器用于通信系统中诸如高通滤波器、谐振回路和巴待沃思滤波器(Butterworth filter)之类的信号处理电路。附加的应用包括在射频(RF)收发电路中的阻抗匹配网络拓扑。用于混合电动车中的dc/dc转换器的高效集成变压器也要求集成的微线圈。在用于射频识别(RFID)设备和嵌入式生物医学移植的电感性功率转换系统中，集成线圈是关键元件。微机电谐振器和磁传感器也要求高质量的集成电感器。

理想地，应该在系统设计层面将电感器与系统电子设备集成。然而，传统上电感器是非常难以小型化的大辅助部件。已经通过利用有源元件对其作用进行仿真来尝试消除通信系统中的电感器。然而，这种方法是不成功的，因为其引入了更多的寄生效应并且通常产生比实际电感器更多的噪声。

当不能够消除电感器时，设计者使用在与电感器相耦合的集成电路相同的衬底上制造的集成二维螺旋电感器。尽管可以通过传统的集成电路制造来制造这些电感器，它们典型地遭受低电感、低品质因子的问题，并且典型地消耗大量的共享表面积。

因此，有利地是按照改进的方式将电感器的制造与集成电路的制造相集成。特别需要制造用于高频应用的电感器。

集成电路制造是非常先进的技术。可以将工艺步骤分为前端制程线(FEOL)和后端制程线(BEOL)。前端制程线是直到第一金属化层为止的一组工艺步骤，而后端制程线是其余步骤。前端制程线在芯片上制造了多种有源和无源半导体器件；后端制程线用于制造互连和触点。越来越多地可以使用多于一级的互连。

发明内容

根据本发明，提出了一种根据权利要求1所述的在芯片上制造电感器的方法。

本发明开拓了微米或亚微米磁元件的性质。与体材料元件相比，它们具有更高的铁磁谐振频率，因此它们可以用于更宽的频率范围，典型地扩展到GHz区域。与体材料值相比，磁导率增加，并且磁导率的耗散部分减小。也减小了噪声。

由于这些原因，非常小的磁性元件非常适用于提供芯片上的增强电感。

可以按照与传统后端处理兼容的方式容易地制造所述电感。在用于形成回路的金属化层之前不需要对于制造的任何修改。

本发明也涉及一种具有根据权利要求9所述的电感器的半导体芯片。

附图说明

为了更好的理解本发明，将只作为示例参考附图描述实施例，其中：

图1按照侧视图示出了在本发明实施例的制造中的第一阶段；

图2按照侧视图示出了所述实施例的制造的第二阶段；

图3按照侧视图示出了所述实施例的制造的第三阶段；

图4按照顶视图示出了图3所示的阶段；以及

图5示出了替代布局的顶视图；以及

图6示出了另一替代布局的顶视图。

附图是示意性的并且没有按比例绘制。具体地，对侧视图中的垂直方向进行了夸大。

具体实施方式

参考图1，在FEOL的末端制造集成电路2，以具有多个半导体器件4和金属化层6。在示例中，金属化层6是Al。

在具有半导体器件的集成电路2的区域中照常对金属化层进行构图，并且在用于形成电感的区域8中，对金属化层6进行构图以形成如图3所示的回路30。所述回路在集成电路的平面10内，所述平面如图1中所示。

然后，将难熔金属层12沉积到半导体器件的整个表面上，接着是磁薄膜14和保护层16。这些层的功能在下面描述。具体地，可以通过溅射来沉积难熔金属层12和磁薄膜14。

然后沉积光致抗蚀剂层18，并且对其进行构图以只留下在所述回路中心处的磁元件32上的光致抗蚀剂，得到了如图1所示的结构。

然后使用所述光致抗蚀剂作为氯基反应离子刻蚀工艺中的掩模，其留下了在回路中心中的磁元件32中的难熔金属层12、磁薄膜14和保护层16的三层结构。然后去除光致抗蚀剂。

选择磁元件32的尺寸为较小，以允许由磁性膜的磁元件构成的回路30和磁芯具有所需性质，具体地以高频操作。现在将讨论其背后的物理考虑。

已知：当磁性材料经受以频率ω振荡的磁场时，通过复数磁导率χ(ω)＝χ_M(ω)-jχ_D(ω)描述了其响应，其中j是χ_M(ω)支配了介质的磁响应，而χ_D(ω)示出了在频率ω时的损耗(当ω→0时χ_D(ω)→0)。