[发明专利]配置用于减少的谐波的绝缘体上硅(SOI)结构、设计结构和方法

说明书

技术领域

实施例大体涉及半导体结构，并且更具体地涉及一种配置用于减少的谐波的绝缘体上硅(SOI)结构、一种形成这类配置用于减少的谐波的绝缘体上硅(SOI)结构的方法、以及还涉及一种用于这种配置用于减少的谐波的绝缘体上硅(SOI)结构的设计结构。

背景技术

绝缘体上硅(SOI)结构通常包括硅衬底、衬底之上的绝缘体层(例如掩埋氧化物(BOX)层)、以及绝缘体层之上的器件层(也即由其形成集成电路器件的硅层)。这种SOI结构在形成集成电路器件方面通常比体硅结构具有许多优势(例如减小寄生电容、消除闩锁、更好地控制短沟效应等等)。但是，已经注意到在使用传统的SOI衬底形成射频(RF)开关方面具有至少一个缺点。

具体而言，联邦通信委员会(FCC)已对于RF开关应用中谐波产生设置了限制(也即规范)。不幸地，使用传统SOI衬底形成的RF开关时常产生超过FCC限制的二阶和三阶谐波。即，在传统SOI衬底上的RF开关的情形中，绝缘体层内或者绝缘体层与硅衬底之间界面处的固定电荷(也即经捕获的电荷)可以导致在与绝缘体层相邻的硅衬底顶表面处产生反型电荷。该反型电荷可以导致谐波的产生，该谐波包括二阶和三阶谐波。当电路的阻抗特性随输入信号而不恒定时，产生谐波。二阶谐波通常源自阻抗中的线性响应(也即当阻抗是输入信号的函数时)。三阶谐波通常源自阻抗中的二次响应(也即当阻抗是输入信号的平方的函数时)。考虑到这些二阶和三阶谐波，得到的RF开关可能容易地呈现出超过FCC限制的谐波。因此，本领域需要一种配置用于减少的谐波的SOI结构以及形成该结构的方法。

发明内容

在此公开了半导体结构的一些实施例，更具体而言公开了配置用于减少的谐波的绝缘体上硅(SOI)结构的一些实施例。具体而言，结构实施例可以包括半导体衬底、半导体衬底上的绝缘体层以及绝缘体层上的器件层。半导体衬底可以具有给定的导电类型、第一表面(例如底表面)以及第一表面之上的第二表面。此外，半导体衬底可以包括第一部分(也即下部部分)以及第一部分之上的第二部分(也即上部部分)。第一部分可以与第一表面相邻，并且可以包括第一浓度的、具有给定导电类型的掺杂剂。第二部分可以从第一部分向上延伸至第二表面，并且可以包括大于第一浓度的第二浓度的、以下项中的任一中：与第一部分中相同的掺杂剂，与第一部分中不同的但是具有相同导电类型的掺杂剂，及其组合。可选地，第二部分也可以包括多个微腔，以便在第二部分内使掺杂剂诱导的电导率的增加与相应的微腔诱导的电阻率的增加相抵消。

在此也公开了一种形成上述半导体结构的方法的一些实施例。具体而言，该方法实施例可以包括形成具有给定导电类型和第一表面(也即底表面)的半导体衬底。绝缘体层可以形成在第一表面之上的半导体衬底的第二表面上，而器件层可以形成在绝缘体层上。也可以执行附加的处理以便实现如上所述的最终的半导体结构。具体而言，可执行该附加的工序以便在半导体衬底中形成与第一表面相邻的第一部分(也即下部部分)，并且第一部分包括第一浓度的、具有给定导电类型的掺杂剂。可以进一步执行这类附加处理以便在半导体衬底中形成从第一部分延伸至第二表面的第二部分(也即上部部分)，并且第二部分包括大于第一浓度的第二浓度的以下项中的任一项：与第一部分中相同的掺杂剂，与第一部分中不同的但是具有相同导电类型的掺杂剂，及其组合。

基于该实施例，可以在半导体衬底形成期间、在半导体衬底形成之后并且在绝缘体层形成之前、在绝缘体层形成之后并且在器件层形成之前和/或在器件层形成之后并且在器件层内器件形成之前执行该附加处理。

例如，方法的一个实施例可以包括形成具有第一表面(也即底表面)的单层半导体衬底。该单层半导体衬底可以原位掺杂或者随后注入大致均匀分布的并且具有给定的导电类型的第一浓度的掺杂剂。接着，可以在半导体衬底的第二表面上形成绝缘体层，并且可以在绝缘体层之上形成器件层。此外，可以执行掺杂剂注入工艺以便在半导体衬底中注入与衬底形成期间所用的相同的掺杂剂或者具有相同导电类型的不同掺杂剂，从而所得的注入区域从第二表面垂直地延伸至第二表面下方预定的深度。因此，在注入工艺之后，半导体衬底将包括与第一表面相邻的第一部分(也即下部部分)，并且第一部分包括第一浓度的、具有给定导电类型的掺杂剂。半导体衬底也将包括第二部分(也即上部部分)，第二部分包括注入区域。该注入区域将包括高于第一浓度的第二浓度的、在半导体衬底形成和掺杂剂注入工艺二者期间所用的相同掺杂剂，或者包括高于第一浓度的第二浓度的、在半导体衬底形成工艺中所用的掺杂剂与在掺杂剂注入工艺中所用的不同掺杂剂的组合。