[发明专利]具有可编程浮置背板的SOI CMOS结构

说明书

技术领域

本发明涉及半导体结构，并且具体地涉及包括具有可编程浮置背板(backplate)的半导体器件的半导体结构、及其制造方法和操作方法。

背景技术

在绝缘体上半导体(SOI)互补型金属氧化物半导体(CMOS)电路中，可以在掩埋氧化物(BOX)层之下提供导电区域。这类导电区域通常称为背板。通常由接触过孔向背板提供导电电接触，该接触过孔从SOI衬底的顶部表面延伸至背板。可以通过接触过孔向背板施加合适的电压电势，以改变BOX层之上的SOI器件和电路的特性。背板外部偏压，即背板不是浮置节点。

例如，在全耗尽型SOI CMOS电路的情形中，期望调节n型场效应晶体管(nFET)器件和p型场效应晶体管(pFET)器件的阈值电压，以获得基本上相同的幅度。这类调节可以提供nFET和pFET驱动电流之间的平衡，这实现器件性能和电路速度的改善。可以使用施加至背板的负电压来同时增加nFET的阈值电压并减少pFET的阈值电压。备选地，可以使用施加至背板的正电压来同时增加pFET的阈值电压并减少nFET的阈值电压。

在CMOS器件的情形中，如果陷入BOX中的电荷的密度足够高，则器件特性可以受到所陷入的电荷影响。BOX层中陷入的电荷可以是CMOS芯片制造工艺的结果。例如，诸如反应离子蚀刻或等离子体沉积之类的高能离子工艺或辐射性工艺可以导致电荷陷入BOX层中。

陷入BOX层中的不期望的电荷的影响可以通过向位于BOX层的背侧上的背板施加偏压电压而被“中和”。因此，可以使用正的背板电压来中和BOX中负电荷的影响，并且可以使用负背板电压中和BOX中的正电荷的影响。

在SOI器件和电路的已知结构中运用的背板是硬接线背板，即，没有与其他结构电隔离的非浮置背板。这类硬接线背板通过导电路径而被电偏压，该导电路径包括通过BOX层的接触结构。各个背板具有电接线连接，并且经由接线连接施加电极电压。

因此，本领域需要应对前述问题。

发明内容

从第一方面来看，本发明提供了一种绝缘体上半导体(SOI)的互补型金属氧化物半导体(CMOS)结构，该CMOS结构具有至少一个可编程电浮置背板。各个电浮置背板是单独可编程的。可以通过注入电子进入各个导电浮置背板来执行编程。编程的擦除可以通过将电子遂穿出浮置背板来实现。

有利地，与常规硬接线(非浮置)背板方案相比，可编程浮置背板提供了更为多样的功能。例如，通过使用硬接线背板，以不同的电压电偏压相邻的背板是不便的。通过使用电浮置背板，各个背板可以被编程至其期望电压，而电路无需专门以不同的电压电势维持相邻的背板的电偏压。

从另一方面来看，本发明提供了一种半导体结构，该结构包括：嵌入在衬底中的掩埋浮置导电材料部分；第一掩埋绝缘体层，接触掩埋浮置导电材料部分的底部表面；第二掩埋绝缘体层，接触掩埋浮置导电材料部分的顶部表面；顶部半导体层，包括p型注入体场效应晶体管的源极区和漏极区以及至少一个场效应晶体管的源极区和漏极区；以及可切换电压供应系统，配置成提供跨p型注入体场效应晶体管的源极区和漏极区而不同的电压。p型注入体场效应晶体管配置成生成热电子，该热电子具有足够的能量穿过第二掩埋绝缘体层并且流进掩埋浮置导电材料部分。

从又一方面来看，本发明提供了另一种半导体结构，其包括：嵌入在衬底中的掩埋浮置半导体材料部分；第一掩埋绝缘体层，接触掩埋浮置导电材料部分的底部表面；第二掩埋绝缘体层，接触掩埋浮置导电材料部分的顶部表面；顶部半导体层，包括n掺杂半导体区域和至少一个场效应晶体管的源极区和漏极区；以及可切换电压供应系统，配置成提供至少一个电压给n掺杂半导体区。该至少一个电压具有如下幅度，该幅度高到足以导致电子通过第二掩埋绝缘体层遂穿进入或遂穿出掩埋浮置导电材料部分。

从又一方面来看，本发明提供了一种操作至少一个场效应晶体管的方法，该方法包括提供如下的半导体结构以及从注入装置通过第二掩埋绝缘体层向掩埋浮置导电材料部分注入电子，该结构包括：嵌入在衬底中的掩埋浮置导电材料部分；第一掩埋绝缘体层，接触掩埋浮置导电材料部分的底部表面；第二掩埋绝缘体层，接触掩埋浮置导电材料部分的顶部表面；顶部半导体层，包括至少一个场效应晶体管的源极区和漏极区；以及用于将电子注入通过第二掩埋绝缘体层的注入装置。在掩埋浮置导电材料部分中积累的电子改变至少一个场效应晶体管的阈值电压。

附图说明

现在将仅通过示例的方式参考如下面的附图所示的优选实施例来描述本发明：