[发明专利]具有可编程浮置背板的SOI CMOS结构

权利要求书

1.一种半导体结构，包括：

嵌入在衬底中的掩埋浮置导电材料部分；

第一掩埋绝缘体层，接触所述掩埋浮置导电材料部分的底部表面；

第二掩埋绝缘体层，接触所述掩埋浮置导电材料部分的顶部表面；

顶部半导体层，包括第一半导体区域以及至少一个场效应晶体管的源极区和漏极区；以及

可切换电压供应系统，配置成提供至少一个电压给所述第一半导体区域。

2.根据权利要求1所述的半导体结构，其中：

所述第一半导体区域包括p型注入体场效应晶体管的源极区和漏极区；以及

所述至少一个电压包括跨所述p型注入体场效应晶体管的所述源极区和所述漏极区而不同的电压，其中所述p型注入体场效应晶体管配置成生成具有充足能量以穿过所述第二掩埋绝缘体层并且流入所述掩埋浮置导电材料部分的热电子。

3.根据权利要求2所述的半导体结构，其中所述p型注入体场效应晶体管的所述源极区和所述漏极区和所述至少一个场效应晶体管的所述源极区和所述漏极区叠置在所述掩埋浮置导电材料部分之上。

4.根据权利要求2或3所述的半导体结构，其中所述第二掩埋绝缘体层是厚度为从5nm至1000nm的氧化硅层。

5.根据权利要求4所述的半导体结构，其中所述第二掩埋绝缘体层具有从10nm至200nm的厚度。

6.根据权利要求2至5中任一项所述的半导体结构，其中所述掩埋浮置导电材料部分由所述第一掩埋绝缘体层、所述第二掩埋绝缘体层和至少一个沟道隔离结构包封，并且所述至少一个沟道隔离结构侧向围绕和包围所述掩埋浮置导电材料部分。

7.根据权利要求2至6中任一项所述的半导体结构，其中所述至少一个场效应晶体管包括至少一个p型场效应晶体管和至少一个n型场效应晶体管。

8.根据权利要求2至7中任一项所述的半导体结构，其中所述掩埋浮置导电材料部分不与任何导电结构接触。

9.根据权利要求2至8中任一项所述的半导体结构，其中所述至少一个场效应晶体管包括至少一个全耗尽型场效应晶体管，所述至少一个全耗尽型场效应晶体管具有接触所述第二掩埋绝缘体层的源极区和漏极区。

10.根据权利要求2至8中任一项所述的半导体结构，其中所述顶部半导体层还包括叠置所述掩埋浮置导电材料部分之上的n掺杂半导体区域。

11.根据权利要求10所述的半导体结构，还包括另一可切换电压供应系统，配置成提供正电压给所述n掺杂半导体区域，其中所述正电压高到足以导致电子从所述掩埋浮置导电材料部分通过所述第二掩埋绝缘体层进入所述n掺杂半导体区域。

12.根据权利要求10或11所述的半导体结构，还包括：

至少一个沟道隔离结构，侧向地包围和围绕所述掩埋浮置导电材料部分；

至少一个第二沟道隔离结构，侧向地包围和围绕所述n掺杂半导体区域，其中所述n掺杂半导体区域与所述第二掩埋绝缘体层的上表面接触。

13.根据权利要求10至12中任一项所述的半导体结构，还包括：

n掺杂半导体区域接触过孔，接触所述n掺杂半导体区域的上表面的一部分；以及

电介质材料层，嵌入有所述n掺杂半导体区域接触过孔，并且接触所述n掺杂半导体区域的所述上表面的另一部分。

14.根据权利要求1所述的半导体结构，其中：

所述第一半导体区域包括n掺杂半导体区域；以及

所述至少一个电压包括到所述n掺杂半导体区域的至少一个电压，其中所述至少一个电压具有足够高的幅度以导致电子遂穿通过所述第二掩埋绝缘体层进入所述掩埋浮置导电材料部分或从所述掩埋浮置导电材料部分离开。

15.根据权利要求14所述的半导体结构，其中所述至少一个电压包括第一电压和第二电压，所述第一电压导致电子从所述n掺杂半导体区域遂穿通过所述第二掩埋绝缘体层进入所述掩埋浮置导电材料部分，并且所述第二电压导致电子从所述掩埋浮置导电材料部分遂穿通过所述掩埋绝缘体层进入所述n掺杂半导体区域。