[发明专利]双阱沟道分裂OTP存储单元

说明书

相关申请的交叉引用 

本申请要求2009年10月30日提交的美国临时专利申请No.61/256,608的优先权的权益，通过引用将其内容全部合并于此。 

技术领域

本发明总地涉及非易失性存储器。更具体地，本发明涉及反熔丝器件。 

背景技术

在下面描述中，术语MOS用于表示任意FET或MIS晶体管、半晶体管或电容器结构。为了简化实施例的描述，在下面，引用的栅极氧化层应被理解为包括电介质材料、氧化物或氧化物和电介质材料的组合。 

在过去的30年间，反熔丝技术已经引起大量发明者、IC设计者和制造商们的极大关注。反熔丝是可改变为导电状态的结构，或换言之，是从不导电状态改变为导电状态的电子器件。同样，二进制状态，响应于例如编程电压或编程电流的电介质应力，可为高电阻和低电阻中的其中一种。反熔丝器件可被设置在存储器阵列中，从而形成所公知的一次可编程(OTP)存储器。 

目前的反熔丝研发集中于3维薄膜结构和特殊金属间材料。这种反熔丝技术要求在标准CMOS工艺中未使用的额外设计步骤，禁止反熔丝在典型的VLSI和ASIC设计中的应用，其中可编程性可有助于克服以往缩短器件生命周期和常常增大芯片研发成本所具有的问题。因此，在工业中明显需要一种利用标准CMOS工艺的可靠的反熔丝结构。 

在美国专利No.6,667,902(彭)中公开了一种利用标准CMOS工艺可制造的反熔丝存储单元。彭通过引入连接至电容器并平行于字线延伸的“行程序线”而尝试改进传统的相似平面DRAM的反熔丝阵列。如果被解码，则该 行程序线可将存取晶体管的曝光最小化到高编程电压，否则这将通过已被编程的单元发生。在美国专利No.6,671,040中，彭通过增加可变电压控制编程电流进一步改进了他的阵列，据称该可变电压控制编程电流控制了栅极氧化层击穿的程度，以用于多级或模拟存储应用。 

图1为彭所公开的反熔丝存储单元的电路图，而图2和图3分别示出了图1所示的反熔丝存储单元的简化平面图和截面图。图1中的反熔丝存储单元包括用于将位线BL耦接至反熔丝器件12的底板的通路或存取晶体管10。反熔丝器件12被认为是基于栅极电介质击穿的反熔丝器件。字线WL被耦接至存取晶体管10的栅极，以便使存取晶体管10导通，单元极板电压Vcp被耦接至反熔丝器件12的上极板，用于对反熔丝器件12进行编程。 

从图2和图3可以看出，存取晶体管10和反熔丝器件12的布局非常简单明了。存取晶体管10的栅极14和反熔丝器件12的上板极16由相同的多晶硅层构造而成，它们跨有源区域18延伸。在有源区域18中的每个多晶硅层下方，形成薄栅极氧化层20，也称为栅极电介质，用于使多晶硅与下方的有源区域电隔离。在栅极14的两侧上是扩散区22和24，其中扩散区24被耦接至位线。虽然未示出，但是本领域技术人员将明白诸如侧壁间隔件形成、轻掺杂扩散(LDD)和扩散之类的标准CMOS设计和栅极硅化技术可适用。虽然传统的单晶体管和电容器单元结构被广泛使用，但由于针对高密度应用可获得的半导体阵列区域的节省，因此进一步期望单晶体管反熔丝单元。这种单晶体管反熔丝应当是可靠的，且制造简单，CMOS工艺成本低。 

基于栅极电介质击穿的反熔丝器件在该工业中作为优选的OTP或仿真的多次可编程(MTP)非易失性存储器件而日益普及。应用于存储器阵列中或用作单个的可编程单元的这种反熔丝器件至少由两个区组成。第一是高压击穿区，第二是低压击穿区(或反熔丝区)。