[发明专利]具有增强的迁移率沟道的混合双BOX背栅绝缘体上硅晶片

说明书

技术领域

本发明总体上涉及半导体器件制造技术，并且更特别地，涉及制造具有增强的迁移率沟道的混合双掩埋氧化物(BOX)、背栅(DBBG)极薄绝缘体上硅(ETSOI)晶片。

背景技术

全耗尽型晶体管器件对于器件小型化而言是必不可少的。具有背栅控制的极薄SOI(ETSOI)互补型金属氧化物半导体(CMOS)晶体管已经在减小短沟道效应(SCE)、减小归因于主体掺杂波动的阈值电压(V_t)变化性以及使用背栅电压调节/调谐阈值方面展现了优势。然而，此类背栅的ETSOI器件的驱动电流由于在此类薄硅(Si)区域中的相对低的载流子迁移率而是受限的。虽然可以应用诸如应用应力接触区(CA)衬垫之类的某些应力技术来改进载流子迁移率，但归因于极薄Si层，仍然难于在源极/漏极区中形成嵌入的SiGe。

发明内容

在一个示例性实施方式中，一种用于集成电路器件的半导体晶片结构包括：块状衬底；在该块状衬底上形成的下绝缘层；在该下绝缘层上形成的导电背栅层；在该背栅层上形成的上绝缘层；以及在该上绝缘层上形成的混合绝缘体上半导体层，该混合绝缘体上半导体层包括具有第一晶向的第一部分和具有第二晶向的第二部分。

在另一个实施方式中，一种形成用于集成电路器件的半导体晶片结构的方法包括：形成第一衬底部分，该第一衬底部分进一步包括具有第一晶向部分和第二晶向部分的混合块状衬底，在该混合块状衬底上形成牺牲层，在该牺牲层上形成混合半导体层，在该混合半导体层上形成第一绝缘层，在该第一绝缘层之上形成导电层，以及在该导电层上形成适合于键合另一绝缘层的第二绝缘层；形成第二衬底部分，该第二衬底部分具有块状衬底和在该第二块状衬底上形成的第三绝缘层；将该第二衬底部分键合到该第一衬底部分以便限定该第二绝缘层和该第三绝缘层之间的键合界面；在该混合块状衬底或者该牺牲层内的位置处分离所得到的键合的结构并且移除该混合块状衬底的任何剩余部分；以及移除该牺牲层的任何剩余部分以便限定混合双掩埋绝缘体背栅绝缘体上半导体晶片结构，其中该第一绝缘层构成上绝缘层，键合的第二绝缘层和第三绝缘层一起构成下绝缘层，该混合半导体层构成具有该第一晶向部分和该第二晶向部分的混合绝缘体上半导体层，该导电层构成背栅层，以及该块状衬底构成该混合双掩埋绝缘体背栅绝缘体上半导体晶片结构的块状衬底。

在另一个实施方式中，一种形成用于集成电路器件的混合双掩埋氧化物(BOX)、背栅(DBBG)绝缘体上半导体(SOI)晶片结构的方法包括：形成第一衬底部分，该第一衬底部分进一步包括具有(100)晶向部分和(110)晶向部分的混合块状硅衬底，在该混合块状硅衬底上外延生长的牺牲硅锗(SiGe)层，在该牺牲层上生长的混合硅层，该混合硅层还具有对应于该混合块状硅衬底的(100)晶向部分和(110)晶向部分，在该混合硅层上热生长或者沉积的第一氧化物层，在该第一氧化物层上沉积的蚀刻停止层，在该蚀刻停止层上形成的导电背栅层，以及在该背栅层上热生长或者沉积的第二氧化物层；形成第二衬底部分，该第二衬底部分具有块状硅衬底以及在该第二块状衬底上热生长或者沉积的第三氧化物层；植入氢物种，该氢物种穿过该第二氧化物层、该导电背栅层、该蚀刻停止层、该第一氧化物层和该硅层，在该牺牲SiGe层内或超过该牺牲SiGe层停止；将该第二衬底部分键合到该第一衬底部分以便限定该第二氧化物层和该第三氧化物层之间的键合界面；执行第一退火过程以增强该第二氧化物层和该第三氧化物层之间的氧化物到氧化物键合；以比该第一退火过程更高的温度执行第二退火过程以便创建对应于该氢物种的位置的连接空隙的前面；沿着该空隙前面分离该键合的结构；以及移除该混合硅层上的该牺牲SiGe层和该混合块状硅衬底的任何剩余部分以便限定该混合DBBG SOI晶片结构，其中该第一氧化物层和该蚀刻停止层构成上BOX，该键合的第二氧化物层和第三氧化物层一起构成下BOX，该混合硅层构成混合SOI层，该背栅层布置在该上BOX和该下BOX之间，以及该块状硅衬底构成该混合DBBG SOI晶片结构的块状衬底。

附图说明

参照示例性附图，其中在若干附图中对同样的元素编号相同，在附图中：

图1-图15是图示了根据本发明的实施方式的形成具有增强的迁移率沟道的混合、背栅、极薄绝缘体上硅(ETSOI)晶片结构的方法的各种剖面图，其中特别地：

图1和图2图示了形成用于混合ETSOI结构的第一衬底部分；

图3图示了植入到第一衬底部分的牺牲硅锗(SiGe)层中的氢物种；

图4图示了形成用于混合ETSOI结构的第二衬底部分；