[发明专利]Cu膜的成膜方法及存储介质

说明书

技术领域

本发明涉及利用CVD在半导体基板等基板上成膜Cu膜的Cu膜的成膜方法及存储介质。

背景技术

近期，与半导体设备的高速化、导线图案的微细化等相对应，导电性高于Al且电迁移耐性等也良好的Cu作为配线、镀Cu的晶种层、接触插塞(contact plug)的材料备受关注。

作为该Cu的成膜方法，多使用以溅射为代表的物理蒸镀(PVD)法，但随着半导体设备的微细化，阶跃式覆盖率较差的缺点变得明显。

因而，作为Cu膜的成膜方法，开始使用化学气相沉积(CVD)法，所述化学气相沉积(CVD)法通过含Cu的原料气体的热分解反应、该原料气体的利用还原性气体的还原反应而在基板上成膜Cu。利用这种CVD法成膜的Cu膜(CVD-Cu膜)由于阶跃式覆盖率(step coverage)高、在细长且深的图案内的成膜性优异，因而与微细图案的追随性好，适于形成配线、镀Cu的晶种层、接触插塞。

对于利用CVD法的Cu膜而言，发表了作为成膜原料(precursor)使用1价的脒基铜、作为还原剂使用H₂、NH₃的学术论文(例如J.Electrochem.Soc.153(11)C787(2006))。

但是，在使用了这种脒基铜和H₂或NH₃的CVD中，实际上在浓度非常低的水分环境下难以引起反应，成膜需要300℃以上的高温，另外，成膜速率也低。因而，在成膜中会发生Cu膜表面迁移的减少、Cu凝集沉积为岛状，其结果，难以获得平滑的Cu膜。另外，由于成膜速率低，因而作为半导体工艺是不现实的。

发明内容

本发明的目的在于提供使用1价脒基铜作为成膜原料、可以在低温下且以实用的成膜速率成膜表面性状良好的CVD-Cu膜的Cu膜的成膜方法。

本发明的其他目的在于还提供存储有用于执行这种成膜方法的程序的存储介质。

本发明人等为了达成上述目的进行了研究，结果发现，使用1价脒基铜作为成膜原料时，通过使用羧酸作为还原剂，能够在低温下且以可适用于半导体工艺的成膜速度对Cu膜进行成膜，表面性状也变得良好，从而完成了本发明。

即，本发明提供Cu膜的成膜方法，其包含以下工序：在处理容器内收纳基板的工序；以气相状态将含有1价脒基铜的成膜原料和含有羧酸的还原剂导入到所述处理容器内的工序；使所述成膜原料与所述还原剂在基板上反应、在基板上沉积Cu膜的工序。

另外，本发明提供使计算机控制所述成膜装置的存储介质，所述存储介质为在计算机上运行、存储有用于控制成膜装置的程序的存储介质，所述程序在执行时，进行包含以下工序的Cu膜的成膜方法：在处理容器内收纳基板的工序；以气相状态将含有1价脒基铜的成膜原料和含有羧酸的还原剂导入到所述处理容器内的工序；使所述成膜原料与所述还原剂在基板上反应、在基板上沉积Cu膜的工序。

附图说明

图1表示实施本发明的Cu膜的成膜方法的成膜装置的结构之一例的大致截面。

图2为表示成膜顺序(seq uence)之一例的时序图。

图3为表示成膜顺序的其他例子的时序图。

图4为表示使用[Cu(sBu-Me-amd)]₂和甲酸在135℃和150℃下对CVD-Cu膜进行成膜时的成膜时间与膜厚的关系的图。

图5为表示使用[Cu(sBu-Me-amd)]₂和甲酸进行了成膜的CVD-Cu膜的截面的扫描型显微镜(SEM)照片。

具体实施方式

以下参照附图对本发明的实施方式进行说明。

<用于实施本发明的成膜方法的成膜装置的结构>

图1为表示实施本发明的成膜方法的成膜装置的结构之一例的大致截面。

该成膜装置100具有作为处理容器的气密地构成的近似圆筒状的腔室1，在其中，用于水平地支撑作为被处理基板的半导体晶圆W的基座2以被设置于其中央下部的圆筒状支撑部件3支撑的状态进行配置。该基座2由AlN等的陶瓷构成。另外，在基座2中埋有加热器5，在该加热器5上连接有加热器电源6。另一方面，在基座2的上面附近设有热电偶7，热电偶7的信号被传送至加热器控制器8。而且，加热器控制器8根据热电偶7的信号向加热器电源6发送指令，控制加热器5的加热，以将晶圆W控制为规定温度。