[发明专利]形成图案的方法

说明书

技术领域

本发明技术领域是形成图案的方法，例如，在半导体衬底上形成遮掩图案的方法。

背景技术

已存在许多期望形成具有极短间距的重复图案的应用。例如，集成电路制作可能会涉及形成存储器存储单位重复图案(即NAND单位单元、动态随机存取[DRAM]单位单元、交叉点存储器单位单元等)。

集成电路制作可涉及在半导体衬底上形成图案化掩模，接着通过一次或一次以上蚀刻将图案从掩模转移到衬底中。赋予衬底的图案可用来形成集成电路的个别组件。

图案化掩模可包括光刻图案化光致抗蚀剂。许多单独光掩模(或光罩)可用于在光致抗蚀剂中以光刻方式产生所需遮掩图案。可能出现的一个问题是每个光掩蔽步骤会引入掩模未对准的风险。另一个问题是，每个光掩蔽步骤都是制作过程中的另一步骤，相对于具有较少步骤的制作过程来说，此会增加成本并降低产量。

集成电路制作不断追求的目标是增大集成电路的密度，且因此可减小个别集成电路组件的尺寸。因此，形成具有越来越大密度的个别特征的图案化掩模就成为人们不断追求的目标。当图案化掩模包括特征的重复图案时，形成较高密度或换句话说越来越小间距的重复图案就成为人们不断追求的目标。期望研发形成图案的新方法，从而能以高密度形成重复图案。

人们不断追求的另外一个目标是降低成本和提高产量。因此，期望研发形成图案的方法，从而能以相对较少的光掩蔽步骤形成重复图案。

附图说明

图1-9显示了半导体晶片的一部分在一个实施例的不同处理阶段的截面视图。

图10-12显示了半导体晶片的一部分在一个实施例的不同处理阶段的截面视图。图10的处理阶段处于图2的处理阶段之后，且另一选择为处于图3的处理阶段之后。

图13-18显示了半导体晶片的一部分在一个实施例的不同处理阶段的截面视图。图13的处理阶段处于图2的处理阶段之后。

具体实施方式

一些实施例包含在半导体衬底上形成开口图案的方法。所述开口随后可用于图案化半导体衬底的一种或一种以上材料。例如，所述开口可用于图案化DRAN组件、NAND组件、SARM组件等等。

其实施例可包含在衬底上形成光刻图案化特征，且随后使用所述特征对准牺牲间隔材料。随后，可移除一些牺牲间隔材料以在衬底上留下开口图案。在一些实施例中，牺牲间隔材料可包括金属。例如，牺牲间隔材料可包括金属有机组合物。在一些实施例中，间隔材料可跨越特征进行旋转浇铸。在此类实施例中，间隔材料可分散于具有适当粘度的溶液中，以便可跨越特征均匀地且保形地(conformally)提供间隔材料。例如，金属有机组合物可分散于含有丙二醇及/或一种或一种以上丙二醇衍生物的流体中的量应足以产生适合粘度以供保形(conformal)沉积金属有机组合物。

参照图1-18来阐述实例性实施例。

图1展示半导体构造10的一部分。所述半导体构造包含上面具有多个间隔特征14、16和18的半导体衬底12。

半导体衬底12可包括例如掺有少量背景p-型掺杂物的单晶硅、或基本上由其组成或由其组成。术语“半导体构造”、“半导电衬底”和“半导体衬底″意指任何包括半导电材料的构造，包含但不限于块状半导电材料，例如，半导电晶片(单独存在或存在于包括其它材料的组合件中)；和半导电材料层(单独存在或存在于包括其它材料的组合件中)。术语“衬底”涉及任何支撑结构，其包含但不限于上文所述的半导电衬底。在一些实施例中，衬底可为光罩衬底，且尤其可为待并入光罩或光掩模中的衬底。

半导体衬底可以是均一性的，或者可包括与集成电路(IC)及/或微电子机械系统(MEMS)制作相关联的多个层和多种材料中的任一者。例如，半导体衬底可包括多个与DRAM制作、NAND制作及/或SRAM制作相关联的层和多种材料。