[发明专利]一种避免双端口存储器访问冲突的控制电路与方法

说明书

技术领域

本发明属于一种避免访问冲突的控制方法与控制电路，特别是一种避免双端口存储器访问冲突的控制方法与控制电路。

背景技术

随着计算机应用领域的不断扩大，处理的信息量越来越多，对存储器的工作速度和容量要求也越来越高。此外，因CPU的功能不断增强，I/O设备的数量不断增多，致使主存的存取速度已成为计算机系统的瓶颈。可见，提高访存速度也成为迫不及待的任务。为了使CPU不致因为等待存储器读写操作的完成而无事可做，可以采用并行操作的双端口存储器。参见图1，双端口存储器是指同一个存储器具有两组相互独立的读写控制线路，由于进行并行的独立操作，是一种高速工作的存储器。

目前，在ASIC及FPGA中，存储器编译器生成的双端口存储器对双端口存储器两侧的访问有时序要求，在两侧同时写同一个地址单元时，两个端口同时存取存储器同一存储单元时，便发生读写冲突，会导致该单元内容为不确定值。

发明内容

为了解决现有技术中的问题，本发明提供一种可以有效解决双口存储器访问冲突的控制电路及控制方法，减轻后端物理实现的时序收敛的压力。

本发明的技术方案是：一种避免双端口存储器访问冲突的控制电路，包括双端口存储器，其特殊之处在于：还包括a侧访问控制逻辑单元、b侧访问控制逻辑单元和访问竞争控制逻辑单元；所述a侧访问控制逻辑单元的输出端与双端口存储器的a侧输入端连接；所述b侧访问控制逻辑单元的输出端与双端口存储器的b侧输入端连接；所述访问竞争控制逻辑单元分别与所述a侧访问控制逻辑单元和b侧访问控制逻辑单元的输出端连接。

上述访问竞争控制逻辑单元包括地址比较单元、状态跳转单元、输出控制电路以及触发器；所述地址比较单元的输出端与状态跳转电路的第一输入端连接；所述触发器的第一输入D端与状态跳转单元连接；所述触发器的输出Q端同时与状态跳转单元和输出控制电路的输入端连接；所述输出控制电路的输出端与双端口存储器的输入端连接。

本发明还提供了一种避免双端口存储器访问冲突的控制方法，其特殊之处在于：该方法具体包括以下步骤：

1)判断双端口存储器的a、b两侧是否访问同一地址；若不同则直接进行读写；若相同，则进行步骤2)；

2)根据地址确定a、b两侧的读写状态进行读写处理；具体是：

2.1)若a侧处于读状态，b侧处于写状态时，先进行b侧写入双端口存储器后由a侧读取b侧写入的数据；

2.2)若a侧处于写状态，b侧处于读状态时，先进行a侧写入双端口存储器后由b侧读取a侧写入的数据；

2.3)若a侧和b侧均处于写状态，则先进行b侧写入双端口存储器上其对应的存储单元后再由a侧写入双端口存储器上对应的存储单元中；

2.4)若a侧和b侧均处于读状态，则同时驱动a侧和b侧进行读取，a侧和b侧分别在双端口存储器的对应存储单元中取走其所要读取的数据。

上述步骤2.1)具体由以下步骤实现：

2.1.1)驱动b侧的输入信号，将待写的数据写入所述双端口存储器上对应的存储单元，同时给a侧一个busy信号，表示当前b侧进行写操作；

2.1.2)撤消b侧的输入信号和a侧的busy信号；

2.1.3)驱动a侧的输入信号；

2.1.4)a侧取走b侧写入对应存储单元的数据。

上述步骤2.2)具体由以下步骤实现：

2.2.1)驱动a侧的输入信号，将待写的数据写入所述双端口存储器上对应的存储单元，同时给b侧一个busy信号，表示当前a侧进行写操作；

2.2.2)撤消a侧的输入信号和b侧的busy信号；

2.2.3)驱动b侧的输入信号；

2.2.4)b侧取走a侧写入存储单元的数据。

上述步骤2.3)具体由以下步骤实现：

2.3.1)驱动b侧的输入信号，将待写的数据写入所述双端口存储器上对应的存储单元，同时给a侧一个busy信号，表示当前b侧进行写操作；

2.3.2)撤消b侧的输入信号和a侧的busy信号；

2.3.3)驱动a侧的输入信号，将待写的数据写入所述双端口存储器上对应的存储单元；

2.3.4)a侧写入待写的数据。

上述步骤2.4)具体由以下步骤实现：

2.4.1)同时驱动a侧和b侧的输入信号；

2.4.2)a侧和b侧分别从双端口存储器上其所对应的存储单元取走所要读取的数据。