[发明专利]闪存存储器及其接收数据的方法

说明书

技术领域

本发明涉及电子技术领域，具体是闪存存储器及其接收数据的方法。

背景技术

快闪存储器用的存储介质主要是NANDFLASH(是非快闪存储器)、NANDFLASH的构成关系是：多个页(PAGE)组成一个块(BLOCK)，多个块组成一个DEVICE(装置)，例如三星的MLC FLASH：K9GAG08U0M的构成关系是：每个PAGE是4K byte大小，128个PAGE构成一个BLOCK，写数据的最小单位为PAGE，擦出的最小单位为BLOCK。页上被写入数据后此一整个块必须擦出后才可以重新写数据。

主流的管理快闪存储器的方法是块管理：快闪存储器将HOST(主机)发下来的逻辑数据划分成若干个逻辑数据块，每个逻辑数据块大小和NAND闪存一个(如K9GAG0U0M为4*128＝512K byte)或多个物理块能存储的数据相同，每个逻辑块有一个唯一的逻辑地址，这样将逻辑数据和快闪存储器的物理块构成了一一对应关系，通过这个关系，HOST要读取哪段逻辑数据，快闪存储器可以查询此对应关系就可以从存放该逻辑数据的物理块上将逻辑数据读出来给HOST。

FAT文件系统是在微软DOS/Windows操作系统中广泛使用的一种文件系统，一个典型的FAT文件系统分区由4个部分组成：①保留区；②FAT表区；③根目录区；④文件数据区。第一个扇区是BPB，即基本输入输出参数块，其上记录每扇区的字节数(512)，每簇的扇区数，FAT表的数目，目录项数，总扇区数，FAT表占用的扇区数等文件系统的总体信息。然后是FAT表区，出于安全考虑一般存放两个FAT表。根目录区存放位于根目录的文件索引。所有的用户数据存放于文件数据区。

在实际的使用中，HOST发给快闪存储器的资料数据地址不确定，长度不确定。

以拷贝文件为例，HOST先是将待拷贝的文件的文件系统数据发送给快闪存储器，会重复几次，然后才是将文件数据发个快闪存储器。文件系统数据的长度较小，地址较小，不足以构成一个逻辑数据块。并且位置也大多不是从逻辑数据块的起始位置开始。为了保持整个逻辑数据块的数据放在一起，快闪存储器将会发生数据搬移(COPYBACK)，将之前的在相同的逻辑数据块上的数据搬移，写到文件系统数据相同的物理块上。因为文件系统数据非常频繁，所以此方法耗时极久，效率极低。

为了减少此COPYBACK，目前也已经有一些稍好的方法：用一个缓存物理块连续接收HOST发下来的逻辑数据，不论逻辑地址和长度一并接收，待此缓存块存满，然后将接收到的逻辑数据整理或搬移组织成逻辑数据块和物理块一一对应关系。

但是此种方法用一个物理块作为接收HOST逻辑数据的缓存块，如果是文件系统数据和文件数据交替写入，上面的数据仍然是不连续的，最后仍然要花费大量的时间将数据整理搬移构成一个一个数据块的状态。

随着NAND FLASH工艺的发展，NAND FLASH的发展趋势由SLC(SingleLevel Cell，单层单元)到MLC(Multi-Level Cell多层单元)再到TLC(Trinary-Level Cell，三层单元)，其单个BLOCK包含的PAGE数越来越多，单个PAGE的容量越来越大，拷贝花费的时间越来越多，效率越来越低。

发明内容

本发明的主要目的是提供一种闪存存储器及其接收数据的方法，省去对逻辑数据的整理搬移的操作，大大提高了存储不连续逻辑数据的效率。

本发明解决其技术问题所采用的技术方案是：

一种闪存存储器，其所述闪存存储器上设置有第一操作模块和第二操作模块，以及所述闪存存储器的随机存储器RAM上设置有第一逻辑映射表和第二逻辑映射表，所述闪存存储器包括：

数据接收模块，用于接收从主机发送的逻辑数据；

算法模块，用于判断所述逻辑数据为大数据还是小数据，如果是大数据，则将所述大数据按照顺序写到第一操作模块，并将该大数据的逻辑地址按照顺序存储到所述第一逻辑映射表，如果是小数据，则将所述小数据按照顺序写到第二操作模块，并将该小数据的逻辑地址按照顺序存储到所述第二逻辑映射表，并将所述逻辑数据的物理地址与该逻辑数据的逻辑地址的对应关系存入所述闪存存储器的NAND闪存中。