[发明专利]金属栅极的形成方法

说明书

技术领域

本发明涉及一种半导体制造工艺，特别是一种金属栅极的形成方法。

背景技术

随着半导体制造技术的迅速发展，芯片的特征尺寸也不断缩小，传统的多晶硅栅极引起的漏电流和功耗急剧增加。为了解决多晶硅栅极带来的严重问题，对于32纳米及以下的工艺中，目前采用高k介质材料作为栅介质层，金属材料作为栅极，使得漏电流和功耗得到很好的控制。

现有的制造高k介质层金属栅极工艺，常见的有如美国专利US20100109088中介绍的一种制造方法：先在衬底上利用浅沟槽隔离技术定义出有源区，接着用硬掩膜定义出pFET有源区，并对pFET有源区进行刻蚀。在刻蚀区域外延生长一层SiGe，至与衬底表面平齐。去除硬掩膜，然后在衬底上形成栅材料层。图形化处理，并形成金属栅极堆叠。对有源区进行离子植入，并形成金属栅极堆叠侧墙(spacers)，最后在衬底上形成源极和漏极。

现有的另一种制备工艺如图1至图4。如图1所示，提供半导体衬底(未示出)，所述半导体衬底的表面区域分为周边电路区II和核心单元区I；所述半导体衬底上形成有牺牲氧化层102、多晶硅栅极101a、101b；多晶硅栅极101a、101b两侧半导体衬底上的具有侧墙(spacer)104；在半导体衬底上还形成有层间介质层(ILD)103，所述层间介质层103与多晶硅栅极101a、101b及侧墙104表面齐平。其中在核心单元区I，由于器件密集度高，因此多晶硅栅极101a相对也比较密集，多晶硅栅极101a的关键尺寸(CD)也较小；而在周边电路区II，由于器件密集度低，多晶硅栅极101b分布稀疏，且关键尺寸较大。如图2所示，去除多晶硅栅极101a、101b和牺牲氧化层102至露出半导体衬底，形成沟槽；由于周边电路区II的多晶硅栅极101b关键尺寸大于核心单元区I的多晶硅栅极101a的关键尺寸，因此去除多晶硅栅极101a、101b后，在周边电路区II形成的沟槽尺寸大于在核心单元区I形成的沟槽尺寸。

如图3所示，在层间介质层上形成金属层105，并将金属层105填充满所述沟槽；在形成完金属层105后，金属层105不是平坦的，由于在周边电路区II内沟槽尺寸大于核心单元区I内沟槽尺寸，因此位于周边电路区II的沟槽内的金属层105高度低于核心单元区I的沟槽内金属层105。

如图4所示，研磨金属层105至露出层间介质层103，在核心单元区I形成金属栅极105a，在周边电路区II形成金属栅极105b。其中周边电路区II的金属栅极105b出现了凹陷106。

由于周边电路区是有源器件非密集区，因此在周边电路区形成的金属栅极关键尺寸比较大，通常会大于10微米，对沟槽内的金属栅极进行研磨后，周边电路区的金属栅极会出现很严重的凹陷，凹陷深度可达到300埃以上。例如，要形成总高度为400～600埃的铝金属栅极，300埃的凹陷使金属栅极的厚度变小导致金属栅极电阻率严重变化，引起半导体器件失效。

发明内容

本发明解决的问题是提供一种金属栅极的形成方法，防止在有源器件非密集区的金属栅极出现凹陷引起栅极的电阻率严重变化，避免出现半导体器件失效问题。

为解决上述问题，本发明采用如下技术方案：

一种金属栅极的形成方法，包括：提供半导体衬底，所述半导体衬底上依次形成有牺牲氧化层和多晶硅栅极，所述多晶硅栅极两侧的半导体衬底上具有侧墙；在所述半导体衬底上形成层间介质层，所述层间介质层表面与多晶硅栅极顶部齐平；去除所述多晶硅栅极和牺牲氧化层，形成沟槽；在层间介质层及侧墙上形成金属层，且所述金属层填充满沟槽；在金属层上形成保护层；研磨保护层及金属层至露出层间介质层，形成金属栅极，对所述保护层的研磨速率小于金属层。

优选的，所述研磨保护层及金属层的方法为化学机械研磨法。

优选的，所述化学机械研磨法采用的研磨液为氧化铝研磨液。

优选的，所述保护层为氧化铝层。

优选的，所述氧化铝层采用热氧化法形成。

优选的，所述氧化铝层厚度为10～100埃。

优选的，所述研磨液对金属层与氧化铝层的研磨速率比为3∶1～10∶1。

优选的，所述保护层为氮化物金属层。

优选的，所述氮化物金属层材料为TaN或TiN。

优选的，所述氮化物金属层厚度为50～500埃。

优选的，所述氮化物金属层采用化学气相沉积法形成。

优选的，所述研磨液对金属层与氮化物金属层的研磨速率比为3∶1～10∶1。