[发明专利]集成电路结构的形成方法

说明书

技术领域

本发明涉及一种半导体元件，尤其涉及一种半导体鳍片与鳍式场效晶体管的结构及其形成方法。

背景技术

随着集成电路的尺寸越来越小，以及对于集成电路的要求逐渐增加，晶体管需要随着越来越小的尺寸而具有较高的驱动电流，因此发展出鳍式场效晶体管(Fin field-effect transistors；FinTFTs)。

与平面的晶体管相似，可在鳍式场效晶体管的源极与漏极区上形成源极与漏极硅化物。然而，由于鳍式场效晶体管的鳍片通常很窄，因此会发生电流聚集(current crowding)现象。此外，要在鳍片的源极/漏极上放置接触插塞很困难，因此使用外延工艺在鳍片上形成外延半导体层，以增加鳍片的体积。

然而，外延工艺会有一些缺点。图1显示半导体结构的剖面图，其包含源极/漏极区2(其为原始鳍片的一部分)，以及外延生长在源极/漏极区2上的外延层4。与传统的平面元件相比较，源极/漏极区2的体积并未被浅沟槽隔绝区6(shallow trench isolation；STI)局限，由于外延层4在(111)结晶面上的生长速率小于其他结晶面，因此外延层4的外侧表面会产生矩形(或近似矩形)的轮廓，其如同原始鳍片2的轮廓。此外，外延层4会横向地延伸，并形成多个面(facet)8，这会造成相邻的鳍片上所生长的外延层之间的距离过度的缩减，因此，其融合视窗(merging window)会减小。在融合视窗的范围中，相邻的鳍片上所生长的外延层不会融合。再者，即使相邻的外延层4属于同一个多鳍片鳍式场效晶体管(multi-fin FinFET)的源极/漏极区，相邻的鳍片2上所生长的外延层4的融合也会造成不希望的空隙10产生，如图2所示。

发明内容

为克服现有技术的缺陷，依据本发明的一个实施例，集成电路结构的形成方法包含提供晶片，其包含基底与基底的主要表面上的半导体鳍片，以及进行沉积步骤，在半导体鳍片的上表面与侧壁上外延生长外延层，其中外延层包含半导体材料。然后，进行蚀刻步骤，移除一部分的外延层，在半导体鳍片的上表面与侧壁上留下外延层的剩余部分。

采用本发明的实施例提供的方法，由于沉积-蚀刻工艺，经由外延层的融合所产生的空隙(如果真的形成)至少会减小，且可能会被消除。

其他实施例也公开如后。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下。

附图说明

图1是显示由半导体鳍片生长的外延层的剖面示意图。

图2显示由相邻的鳍片生长的外延层的融合，当外延层融合时在其中产生空隙。

图3、图4A、图4B、图5～图8是显示依据一个实施例的鳍式场效晶体管(FinTFT)的透视图，以及制造FinTFT的中间过程的各剖面示意图。

图9是显示由相邻的半导体鳍片生长的两个外延层的融合。

【主要附图标记说明】

2、24～鳍片；4、36、36_1、36_2～外延层；6、22～浅沟槽隔绝区；8、38～面；10、46～空隙；20～基底；26～栅极介电层；28～栅极电极；32～栅极间隙壁；54～硅化物区；60～鳍式场效晶体管

具体实施方式

以下提出一种新型鳍式场效晶体管(Fin field-effect transistor；FinTFT)的实施例以及其形成方法，实施例制造的各中间阶段如下所述，实施例的各种变化如下所讨论，在说明书全部的示意图以及实施例中，使用相似的标号来标示相似的元件。

参见图3，图3显示一集成电路结构，此集成电路结构包含基底20，例如为巨块硅基底，在基底20内可以掺杂p型或n型不纯物，在基底20内也可形成隔绝区，例如为浅沟槽隔绝区(shallow trench isolation；STI)22，在浅沟槽隔绝区22的顶端表面之上形成鳍片(fin)24，鳍片24可借由移除浅沟槽隔绝区22的顶端部分而形成，使得基底20的一部分介于相邻的浅沟槽隔绝区22之间而变成鳍片。另外，鳍片24也可借由在基底20的顶端上外延成长而形成。