[发明专利]IGBT器件结构及制备方法

说明书

技术领域

本发明涉及的是一种具有高抗闩锁特性的沟槽型IGBT器件结构及制备方法，属于半导体制造工艺。

背景技术

沟槽型IGBT器件是一种先进的IGBT器件类型，它将MOS控制结构从硅表面移到垂直沟道内，并消除了平面型IGBT器件的寄生JFET效应，从而可以在达到相同的器件电流能力前提下，以相近的工艺成本来缩小器件面积，提高器件性价比。

然而，通常的沟槽型IGBT的抗闩锁特性通常较差，而且安全工作区（SOA）也较窄，原因是：如果像制造平面型器件那样在IGBT的P型发射区中央底部采用附加的P+深阱结构来防止寄生NPN管效应带来的闩锁，则突出的P+深阱很容易将周围掺杂浓度极低的N-衬底夹断，结果将增大寄生JFET管的串联电阻，这会抵消沟槽型器件相对于平面型器件的优势。

鉴于此，需要设计一种适用于沟槽型IGBT器件的P+深阱结构，使其既能抗闩锁和改善SOA，又能减小寄生JFET管的串联电阻。

发明内容

本发明的目的在于克服现有技术存在的不足，而提供了一种具有高抗闩锁特性的沟槽型IGBT器件结构及制备方法。

   本发明的目的是通过如下技术方案来完成的：一种IGBT器件结构, 它包括在硅基板上有N型高电阻率区熔型或外延型硅衬底，在该硅衬底的器件有源区域引入比衬底浓度高的中等浓度N型掺杂区、即N型深阱；在上述N型掺杂区间隔引入P型高掺杂埋层区域、即P型深阱；在所述硅基板上生长一定厚度的高电阻率N型外延硅层；在所述器件有源区刻蚀有深沟槽阵列作为MOS结构的栅区，沟槽位于N型深阱区域中央；在所述沟槽壁上生长有高质量的二氧化硅作为MOS栅，并在沟槽中淀积N型导电多晶硅作为填充和栅控制极；在所述接近沟槽底部深度处通过对沟槽间的硅外延层进行P型掺杂并将杂质扩散以形成有P型MOS阱区；在临近沟槽的P型MOS阱区上方形成有N型高掺杂源区，相邻N+源区间则形成与P型MOS阱区同型号的P+高浓度掺杂区，两个高掺杂区共同作为IGBT的发射区接触；在发射区和多晶硅栅区域刻蚀出接触孔，并淀积金属，使金属和硅及多晶硅高掺杂区之间形成欧姆接触。

所述的硅衬底的器件有源区域中引入的N型掺杂层、即N型阱的杂质为磷或砷，注入剂量在5e11/cm²至5e13/cm²之间，注入能量在25keV至1MeV之间；而在所述N型阱中间隔引入的高浓度P型掺杂区、即P+深阱的注入剂量在5e13/cm²至1e15/cm²之间，注入能量在30keV至1MeV之间。

    所述的N型阱和P+深阱上生长有与衬底掺杂类型相同的高电阻率N型外延硅层，掺杂杂质为磷、砷或锑，浓度在1e13/cm³至5e15/cm³之间，外延硅层厚度在3微米和10微米之间；或所述的N型阱或P+深阱通过在硅衬底或硅外延层中进行N型（磷）或P型（硼）杂质的高能量离子注入形成，注入能量在800KeV以上。

    所述的器件有源区包含由光刻和离子刻蚀工艺形成的沟槽阵列，沟槽位于N阱层中央，沟槽深度在3微米和10微米之间，可以小于或大于N阱深度；沟槽宽度在1微米和4微米之间；沟槽间形成有P型MOS阱区，该阱区掺杂浓度在1e16/cm³和5e17/cm³之间，其结深在3微米和10微米之间，P型MOS阱区在中央结深处和P+深阱区相连接；

     所述的在沟槽内壁生长有高质量的二氧化硅作为MOS栅，该二氧化硅层厚度在50纳米和200纳米之间；二氧化硅层内的沟槽中并淀积有导电多晶硅作为栅控制电极；在所述P型MOS阱区顶部靠近沟槽处形成有n+高掺杂区，掺杂杂质为磷或砷，掺杂浓度在1e19/cm³和2e20/cm³之间；n+源区之间形成P+型号的高掺杂区，掺杂浓度在1e19/cm³和2e20/cm³之间，并作为P型MOS阱区和P+深阱区的接触区；上述两个高掺杂区共同构成IGBT发射极的接触区。

    本发明在发射区和多晶硅栅区域上的隔离氧化层上刻蚀有接触孔，孔中淀积有金属并和表面的金属引出图形相连接，金属为铝、铝/硅合金或铝/硅/铜合金层，厚度在1微米和6微米之间，并通过加热合金化与发射区高掺杂硅及多晶硅栅形成欧姆接触，合金化温度在350℃至450℃之间。