[发明专利]集成电路结构

权利要求书

1.一种集成电路结构，包括：

一基底，其包括一第一部分于一第一元件区中与一第二部分于一第二元件区中；

两个隔离区于该第一元件区中且于该基底上，其中所述两个隔离区包括一第一介电材料其具有一第一k值；

一第一半导体条介于所述两个隔离区之间并与所述两个隔离区邻接，其中该第一半导体条的一顶部部分形成一第一半导体鳍状物于所述两个隔离区的顶部表面上；以及

一额外的隔离区于该第二元件区中且于该基底上，其中该额外的隔离区包括一第二介电材料其具有大于该第一k值的一第二k值。

2.如权利要求1所述的集成电路结构，其中所述两个隔离区的底部表面与该额外的隔离区的底部表面接触该基底。

3.如权利要求1所述的集成电路结构，其中该第一介电材料为一低介电常数介电材料，且该低介电常数介电材料的k值小于3.5。

4.如权利要求1所述的集成电路结构，其中所述两个隔离区之一被该额外的隔离区所包围。

5.如权利要求1所述的集成电路结构，还包括：

一栅极介电质于该第一半导体鳍状物的一顶部表面与侧壁上；以及

一栅极电极于该栅极介电质上，其中该栅极电极包括一部分直接于所述两个隔离区的一部分上。

6.如权利要求1所述的集成电路结构，还包括一第二半导体条，其包括一第二半导体鳍状物于所述两个隔离区的该顶部表面上，其中所述两个隔离区之一介于该第一半导体条与该第二半导体条之间并与该第一半导体条及该第二半导体条邻接。

7.一种集成电路结构，包括：

一半导体基底，其包括一第一部分于一元件内区中与一第二部分于一元件间区中；

一元件内浅沟槽隔离区于该半导体基底上，其中该元件内浅沟槽隔离区由具有一第一k值的一低介电常数介电材料所形成；

一第一鳍式场效应晶体管，包括：

一半导体鳍状物与该元件内浅沟槽隔离区邻接且于该元件内浅沟槽隔离区上；

一栅极介电质于该半导体鳍状物上；以及

一栅极电极于该栅极介电质上，其中该栅极电极包括一部分直接于该元件内浅沟槽隔离区上；以及

一元件间浅沟槽隔离区于该半导体基底上，其中没有栅极电极直接形成于该元件间浅沟槽隔离区上，且其中该元件间浅沟槽隔离由一非低介电常数介电材料所形成，该非低介电常数介电材料具有大于该第一k值的一第二k值。

8.如权利要求7所述的集成电路结构，还包括一第二鳍式场效应晶体管于该半导体基底上，其中该元件间浅沟槽隔离区为水平介于该第一鳍式场效应晶体管与该第二鳍式场效应晶体管之间。

9.如权利要求7所述的集成电路结构，其中该元件间浅沟槽隔离区包围该元件内浅沟槽隔离区。

10.如权利要求7所述的集成电路结构，还包括一半导体条垂直介于该半导体鳍状物与该半导体基底之间且与该半导体鳍状物及该半导体基邻接，且其中该半导体鳍状物、该半导体条与该半导体基底由相同半导体材料所形成。