[发明专利]高压静电保护器件

说明书

技术领域

本发明涉及半导体静电保护技术，特别涉及高压静电保护器件。

背景技术

作为静电保护器件，硅控整流器(SCR)比金属-氧化物-半导体场效应管(MOSFET)有着更强的静电泄放能力，一般硅控整流器的静电泄放能力是MOSFET的5～7倍。图1所示为现有高触发电压硅控整流器的剖面结构示意图。在图1中，P+/高压N阱/高压P阱形成的寄生PNP管的集电极同时也是N+/高压P阱/高压N阱形成的寄生NPN管的基极；同样，N+/高压P阱/高压N阱形成的寄生NPN管的集电极也是P+/高压N阱/高压P阱形成的寄生PNP管的基极。图1中的寄生NPN和PNP管组成的等效电路如图2所示。从图1和图2中可以看出，由P+/高压N阱/高压P阱形成的寄生PNP管和N+/高压P阱/高压N阱形成的寄生NPN管共同组成的硅控整流器的触发电压为高压N阱/高压P阱的反向击穿电压。通常高压N阱/高压P阱结的反向击穿电压比较高，因此，这种结构的应用受到了很大的限制。另外，由于硅控整流器本身开启后寄生NPN和PNP相互实现电流放大的正反馈，导致其导通电阻很低，放大倍数很大，发生骤回后的维持电压就会很低，一般在2～5V之间。而高压电路的正常工作电压远远在此之上，因此使用硅控整流器做高压静电保护电路，也易引发闩锁效应，且不易恢复。

发明内容

本发明要解决的技术问题是，既能有效地调节高压静电保护器件的静电保护的触发电压，又能提高高压静电保护器件开启后的骤回维持电压。

为解决上述技术问题，本发明提供了一种高压静电保护器件，包括一硅控整流器、一第一PNP管，所述硅控整流器、第一PNP管形成在硅衬底的P型外延上；

所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N阱相邻接；

所述第一高压P阱中形成有第一N+扩散区和第一P+扩散区；

所述第二高压N阱中形成有第二N+扩散区和第二P+扩散区；

所述第一PNP管包括一N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第一PNP管的基极、发射极、集电极；

所述第一PNP管的基极、发射极短接；

所述第一PNP管的集电极同所述第二N+扩散区和第二P+扩散区短接；

所述第一N+扩散区和第一P+扩散区短接，用作接地端。

所述高压静电保护器件还可以包括第二PNP管，所述硅控整流器、第一PNP管、第二PNP管形成在硅衬底的P型外延上，所述第二PNP管与所述第一PNP管同结构；

所述第二PNP管的基极、发射极短接；

所述第二PNP管的集电极同所述第一PNP管的基极、发射极短接。

所述高压静电保护器件，还可以包括一第二PMOS管，所述硅控整流器、第一PNP管、第二PMOS管形成在硅衬底的P型外延上，

所述第二PMOS管包括一N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第二PMOS管的栅极、源极、漏极；

所述第二PMOS管的栅极、源极及N型埋层短接；

所述第二PMOS管的漏极同所述第一PNP管的基极、发射极短接。

所述硅控整流器、第一PNP管之间的硅衬底的P型外延上形成有隔离高压P阱，所述隔离高压P阱将所述硅控整流器同所述第一PNP管隔离。

所述隔离高压P阱一端同所述硅控整流器的第二高压N阱相邻接，另一端同所述第一PNP管的N型埋层相邻接，将所述硅控整流器同所述第一PNP管隔离。

为解决上述技术问题，本发明还提供了一种高压静电保护器件，包括一硅控整流器、一第一PMOS管，所述硅控整流器、第一PMOS管形成在硅衬底的P型外延上；

所述控整流器包括第一高压P阱、第二高压N阱；所述第一高压P阱、第二高压N阱相邻接；

所述第一高压P阱中形成有第一N+扩散区和第一P+扩散区；

所述第二高压N阱中形成有第二N+扩散区和第二P+扩散区；

所述第一PMOS管包括一N型埋层，所述N型埋层中形成有一低压N阱，所述低压N阱中形成有所述第一PMOS管的栅极、源极、漏极；

所述第一PMOS管的栅极、源极及N型埋层短接；

所述第一PMOS管的漏极同所述第二N+扩散区和第二P+扩散区短接；

所述第一N+扩散区和第一P+扩散区短接，用作接地端。

所述高压静电保护器件，还可以包括第二PNP管，所述硅控整流器、第一PMOS管、第二PNP管形成在硅衬底的P型外延上；