[发明专利]有效抑制自掺杂效应的外延生长方法

说明书

技术领域

本发明属于半导体技术领域，涉及一种在具有重掺杂区的衬底上进行外延生长过程中抑制自掺杂效应的方法。

背景技术

以重掺杂砷(As)的半导体作为衬底的外延技术在电子器件的制造中得到了越来越多的应用，特别是在二极管、三极管、VDMOS、变容二极管和IGBT等方面。而随着器件的小型化和集成度的提高，重掺As衬底硅外延片的一致性和外延层的过渡区宽度对器件的性能和可靠性起着至关重要的作用。

在化学气相外延过程中，外延层和衬底的高掺杂区域之间以及外延层与衬底的非掺杂区域之间不可避免地有杂质As的出现。以在有高掺杂区域的硅片上生长本征外延层为例，垂直于高掺杂区域的杂质分布称为纵向自扩散(如图1中AA’所示的方向)，非垂直于高掺杂区域的杂质分布成为横向自扩散(如图1中BB’所示的方向)；其中杂质的纵向扩散主要包括二个部分：1.外延层和高掺杂衬底界面的固相热扩散，2.由于衬底表面吸附的杂质离子或背景气氛中的杂质气体在外延过程中自掺杂到外延层中；而横向自扩散效应主要由第二种现象造成的。

在传统的重掺杂As衬底的硅片外延工艺中，主要采用所谓的“两步外延法”工艺，其主要步骤如下：1.将衬底装入反应腔室，升温至1000-1200℃，然后通入氯化氢清洗衬底表面和反应腔室的内壁；2.通入大量的氢气对反应腔室内壁和衬底进行清洗，使吸附在衬底表面、反应腔室的杂质被带走；3.生长一层本征外延层阻止衬底中的杂质进一步向外挥发；4.再次向反应腔室中通入大量氢气对反应腔室内壁和衬底进行清洗，使吸附在衬底表面、反应腔室的杂质被带走；5.进行第二阶段的生长，直到需要的外延层厚度。传统的“两步外延法”工艺的优点是对于较厚的外延层的生长，可以减小纵向扩散效应，缺点是：1.对于较薄的外延层的生长，抑制纵向自扩散效应的效果较差；2.对抑制横向自扩散效应的效果不是很明显。传统的气相化学沉积的外延薄膜的的As自掺杂效应如图2所示。

如何在有高掺杂区域的衬底上制备外延层时有效地抑制高掺杂原子的纵向和横向扩散，减少非掺杂区域外延层掺杂浓度，是本领域急需解决的技术问题。

发明内容

本发明的目的在于提出一种抑制自掺杂原子纵向和横向扩散的外延生长方法，从而确保周边电路区器件的性能，增加器件的可靠性。

为了解决上述技术问题，本发明采用如下技术方案：

技术方案一：

本技术方案的有效抑制自掺杂效应的外延生长方法，包含如下步骤：

1).制备含有重掺杂埋层区域的半导体衬底，并去除所述半导体衬底表面的氧化物；

2).清洗待使用的反应腔室，以清除附着在反应腔室内壁的掺杂原子和其他杂质；

3).将所述半导体衬底载入被清洗过的反应腔室，并在真空条件下对所述半导体衬底进行预烘烤，以去除所述半导体衬底表面的湿气和氧化物，随后抽出所述半导体衬底表面被解吸附的掺杂原子；

4).在高温和低气体流量条件下，在已抽出掺杂原子的所述半导体衬底表面生长第一本征外延层；

5).在低温和高气体流量条件下，在已生长有第一本征外延层的结构表面继续生长所需厚度的第二外延层。

优选地，所述半导体衬底的重掺杂埋层区域采用的掺杂材料可为含有砷、磷、碲、硼原子中的一种；可采用离子注入或者固相热扩散的方式制备所述重掺杂埋层区域；所述半导体衬底可为硅材料或其它半导体材料，如锗等。

优选地，所述步骤2)中，可采用氯化氢清洗反应腔室，清洗时的温度可为1190℃，HCL流量约为20sccm；载流气体可为N₂或者H₂，时间可为30秒。

优选地，所述生长第一本征外延层和第二外延层是在低压下进行的，气压小于100托。

优选地，所述生长第一本征外延层和第二外延层采用的源气体为二氯硅烷，可通过控制二氯硅烷气体和载流气体氢气的流量来实现低的生长速率。

优选的，所述生长第一本征外延层和第二外延层采用生长方式为化学气相外延法或分子束外延法。

优选的，所述生长第一本征外延层的厚度在10nm到200nm米之间，生长条件为：温度在1100℃到1250℃之间、二氯硅烷流量在50sccm到400sccm之间，氢气流量在5slm到80slm之间。

优选地，所述第二外延层生长条件为：温度在900℃到1250℃之间、二氯硅烷的流量在100sccm到800sccm之间。