[发明专利]金属栅层/高K栅介质层的叠层结构的刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种金属栅层/高K栅介质层的叠层结构的刻蚀方法。

背景技术

随着半导体器件的特征尺寸进入到45nm技术节点以后，为了减小栅隧穿电流，降低器件的功耗，并彻底消除多晶硅耗尽效应和PMOSFET(P型金属—氧化物—半导体场效应晶体管)中B扩散引起的可靠性问题，缓解费米能级钉扎效应，采用高K(介电常数)/金属栅材料代替传统的SiO₂/poly(多晶硅)结构已经成为了必然的选择。为了降低刻蚀的难度，避免后续源/漏离子注入等工艺对金属栅电极的影响，以及引入高K和金属栅材料后不过多地增加原有CMOS(互补性金属氧化物半导体场效应晶体管)工艺的复杂性，一般采用多晶硅/金属栅的叠层结构代替纯金属栅电极，形成在多晶硅栅和高K介质间插入一薄层金属栅的叠层结构。

金属栅层/高K栅介质层叠层结构的刻蚀工艺是高K、金属栅材料实际应用到CMOS工艺的主要挑战之一。由于高K、金属栅材料的刻蚀产物的挥发性较差，采用现有的适用于多晶硅栅刻蚀的工艺不易得到陡直的刻蚀剖面。另外，对于多晶硅/金属栅层/高K栅介质层的叠层结构，在刻蚀金属栅层/高K栅介质层叠层结构的过程中不仅要得到陡直的金属栅层/高K栅介质层剖面还要保持多晶硅的剖面不受到破坏。而且，纳米级CMOS器件要求金属栅层/高K栅介质层叠层结构刻蚀对Si衬底的损失要低于1nm。所以，开发出一种适用于金属栅层/高K栅介质层叠层结构的刻蚀工艺是实现这些新材料集成的关键之一。

发明内容

本发明提供的金属栅层/高K栅介质层的叠层结构的刻蚀方法，能够得到较好的栅极叠层结构的刻蚀剖面，改善器件的性能。

本发明提供的金属栅层/高K栅介质层的刻蚀方法，包括：在半导体衬底上依次形成界面层、高K栅介质层、金属栅层、多晶硅层和硬掩膜层；根据需要形成的栅极图案对所述硬掩膜层和多晶硅层进行刻蚀；采用预刻、主刻和过刻工艺对金属栅层/高K栅介质层的叠层结构进行刻蚀；其中，在对金属栅层/高K栅介质层的叠层结构进行主刻时，采用包括BCl₃和SF₆的混合气体作为工艺气体。

其中，所述混合气体中还可以进一步加入O₂、N₂和Ar中的一种或多种的混合气体。

可选地，在对金属栅层/高K栅介质层的叠层结构进行预刻时，可以采用Ar或者Ar与Cl₂的混合气体作为工艺气体；其中Cl₂与Ar的比率小于等于1；并且预刻步骤的工艺条件可以优选为：上电极功率为200-450W，下电极功率为40-160W，压强为6-15mt，气体的总流量为40-100sccm，腔体和电极的温度控制在50-80℃。

可选地，在对金属栅层/高K栅介质层的叠层结构进行过刻时，采用包括BCl₃的工艺气体；所述工艺气体中可以进一步包括Ar或O₂中至少一种，工艺气体中Ar与BCl₃的比率为小于等于2∶3，O₂与BCl₃的比率为小于等于1∶7；此外，过刻步骤的工艺条件可以优选为：上电极功率为100-200W，下电极功率为0-80W，压强为4-8mt，刻蚀气体的总流量为50-100sccm，腔体和电极的温度控制在50-80℃。

可选地，主刻步骤的工艺条件可以为上电极功率为120-300W，下电极功率为40-150W，压强为4-10mt，刻蚀气体的总流量为50-100sccm，腔体和电极的温度控制在50-80℃。

在本发明的实施例中，高K介质层的材料包括HfAlON、HfSiAlON、HfTaAlON、HfTiAlON、HfON、HfSiON、HfFaON、HfFiON中的任一种或多种的组合，金属栅层的材料可以包括TaN、TiN、MoN、Ru、Mo中的任一种或多种的组合。