[发明专利]一种具有体接触结构的PD SOI器件

说明书

技术领域

本发明涉及一种MOS(Metal Oxide Semiconductor)器件结构，尤其是一种有效抑制部分耗尽SOI(PDSOI，Partially-depleted silicon-on-insulator)浮体效应的具有体接触结构的SOIMOS器件，属于半导体制造技术领域。 

背景技术

随着超大规模集成电路特征尺寸的不断缩小，在材料技术、器件理论、器件结构以及制作工艺等方面出现了一系列新问题。针对这些新问题众多的科研工作者采取了一系列的新技术。SOI(Silicon On Insulator)是指绝缘体上硅技术。在SOI技术中，器件仅制造于表层很薄的硅膜中，器件与衬底之间由一层隐埋氧化层隔开，正是这种结构使得SOI技术具有了体硅无法比拟的优点。寄生电容电容小，使得SOI器件拥有高速度和低功耗。SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。 

SOI MOS根据有源体区是否耗尽分为部分耗尽PD SOI(PDSOI)和全耗尽PDSOI(FDSOI)。一般来说全耗尽PD SOI顶层硅膜会比较薄，薄膜SOI硅片成本高，另一方面全耗尽PD SOI阈值电压不易控制。因此目前普遍采用的还是部分耗尽PD SOI。 

部分耗尽PD SOI的有源体区并未完全耗尽，使得体区处于悬空状态，碰撞电离的产生的电荷无法迅速移走，这会导致PD SOI特有的浮体效应。对于SOINMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，PD SOI浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOI NMOS的阈值电压降低继而漏电流增加，导致器件的输出特性曲线I_dV_d有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设 计时应尽量抑制。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此SOI PMOS中的Kink效应不明显。 

为了解决部分耗尽SOI NMOS，通常采用体接触(body contact)的方法将“体”接固定电位(源端或地)，如图1a-1b所示，为传统T型栅结构体接触，在T型栅的一端形成的P⁺注入区与栅下面的P型体区相连，MOS器件工作时，体区积累的载流子通过P⁺通道泄放，达到降低体区电势的目的，负面作用是造成工艺流程复杂化，寄生效应增加，降低了部分电学性能并且增大了器件面积。 

鉴于此，本发明为了抑制PD SOI器件中的浮体效应，提出了一种新型的体接触结构，在保证不增加芯片面积的前提下有效抑制PD SOI器件的浮体效应，工艺简单易行与集成电路工艺相兼容。 

发明内容

本发明要解决的技术问题在于提供一种具有体接触结构的PD SOI器件，可有效抑制SOI浮体效应。 

为了解决上述技术问题，本发明采用如下技术方案： 

一种具有体接触结构的PD SOI器件，包括：衬底、位于所述衬底之上的绝缘埋层、位于所述绝缘埋层之上的有源区； 

所述有源区包括：栅区、体区、N型源区、N型漏区、体接触区以及第一硅化物；所述N型源区和N型漏区相对的分别位于所述体区前部的两侧，所述体接触区位于所述体区后部一侧与所述N型源区并排，所述第一硅化物位于所述体接触区及所述N型源区之上并同时与它们相接触，所述栅区为倒L型，位于所述体区之上，由所述体区的后部向外引出。 

较佳的，在所述N型漏区之上设有第二硅化物；在所述栅区之上设有第三硅化物。所述第一硅化物、第二硅化物和第三硅化物选自硅化钴、硅化钛中的一种。所述体接触区采用重掺杂的P型半导体材料。所述体区采用P型的半导体材料。所述栅区由栅介质层和位于所述栅介质层之上的栅极组成，所述栅极采用多晶硅 材料。所述有源区周围设有浅沟槽隔离结构。所述栅区周围设有侧墙隔离结构。 

本发明公开的一种具有体接触结构的PD SOI器件，其有益效果在于：该器件的体接触制作在源区与栅极引出的交界处，这种体接触并不增加器件的面积，相当于在不影响栅极引出的前提下，牺牲一部分的Poly栅极引出的面积用于制作体接触，从而抑制PDPD SOI器件的浮体效应。本发明在有效抑制浮体效应的同时，还具有不会增加芯片面积，消除了传统体接触结构增加芯片面积的缺点，制造工艺简单与常规CMOS工艺相兼容等优点。