[发明专利]横向扩散金属氧化物半导体组件

说明书

技术领域

本发明涉及一种横向扩散金属氧化物半导体组件，特别是涉及一种改善电容特性与最佳化导通电阻的横向扩散金属氧化物半导体组件。

背景技术

横向扩散金属氧化物半导体(laterally diffused metal-oxide-semiconductor，LDMOS)组件是一种常见的半导体功率组件。由于横向扩散金属氧化物半导体组件具有水平式的结构，容易制造且易于和现行的半导体技术整合，进而减少制作成本。同时，其可以耐较高的崩溃电压而具有高的输出功率，因此被广泛应用于功率转换器(power converter)、功率放大器(power amplifier)、切换开关(switch)、整流器(rectifier)等组件。

请参阅图1。图1绘示了现有技术中横向扩散金属氧化物半导体组件的剖面示意图。如图1所示，习知横向扩散金属氧化物半导体组件通常是设置于一P型半导体基底10内，且P型半导体基底10中另包括一N型漂移区11以及一P型基体区12设于N型漂移区11中。N型源极区13则设置于P型基体区12内，而N型漏极区14是设置于N型漂移区11内且位于N型源极区13的一侧。并且，N型源极区13上设置一源极15，N型漏极区14上设置一漏极16，且一柵极17设置于源极15与漏极16之间。此外，一场氧化层(field oxide，FOX)18设置于N型漂移区11上且位于柵极17与漏极16之间。

如图1所示，现有技术中横向扩散金属氧化物半导体组件，大多是利用增加漏极附近的漂移区长度或是额外设置场氧化层，来增加组件的耐压能力。然而，增加组件的横向延伸长度，不但会降低组件的集成度，而且会增加组件的导通电阻，进而导致功率的耗损。因此，为改良横向扩散金属氧化物半导体组件的缺点，现有技术又发展一种垂直结构的沟道式半导体组件，其虽然可以降低导通电阻，但是却具有较大的柵极与漏极间电容(gate-to-draincapacitance，Cgd)。故当垂直结构的沟道式半导体组件应用于切换组件时，这种具有较大的柵极与漏极间电容的特性，便会增加切换期间的电压瞬时时间，且会影响切换功率损耗。因此，提供一种同时考虑电容特性与导通电阻的半导体功率组件实为产业界的一大课题。

发明内容

本发明的目的的一在于提供一种沟道式半导体组件与其制作方法，以解决现有技术所面临的问题。

本发明的一优选实施例提供一种沟道式半导体组件。上述沟道式半导体组件包括一基底、一柵极介电层、一柵极多晶硅层、一源极区、一漏极区、一基体区、一第一漏极接触插塞、一源极多晶硅层、一绝缘层、以及一源极金属层。其中，基底具有一上表面与一下表面。柵极介电层设置于基底的上表面上，而柵极多晶硅层设置于柵极介电层上。源极区与漏极区均具有一第一导电类型，并分别设置于柵极多晶硅层的相对两侧的基底中。基体区具有一第二导电类型，且包覆源极区并延伸至柵极多晶硅层下方的基底中。再者，第一漏极接触插塞设置于漏极区相对于源极区的一侧的基底中，且第一漏极接触插塞与漏极区相接触。源极多晶硅层设置于漏极区上方的柵极介电层上。并且，绝缘层设置于基底上，并覆盖柵极多晶硅层、源极多晶硅层以与门极介电层，且源极金属层设置于绝缘层上。

本发明的另一优选实施例提供一种沟道式半导体组件。上述沟道式半导体组件包括一基底、一柵极介电层、一柵极多晶硅层、一源极区、一漏极区、一基体区、一第一漏极接触插塞、一沟道、以及一第一漏极金属层。其中，基底具有一上表面与一下表面。柵极介电层设置于基底的上表面上，而柵极多晶硅层设置于柵极介电层上。源极区与漏极区均具有一第一导电类型，并分别设置于柵极多晶硅层的相对两侧的基底中。基体区具有一第二导电类型，且包覆源极区并延伸至柵极多晶硅层下方的基底中。再者，第一漏极接触插塞设置于漏极区相对于源极区的一侧的基底中，且第一漏极接触插塞与漏极区相接触。此外，沟道设置于邻近下表面的基底中且位于第一漏极接触插塞的下方。并且，第一漏极金属层设置于基底的下表面上并填满沟道，且第一漏极金属层与第一漏极接触插塞电性连接。