[发明专利]双垂直沟道晶体管及其制造方法

说明书

技术领域

本发明涉及一种半导体装置，尤其是涉及一种具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管(FinFET)及其制造方法。

背景技术

具有埋入式位线的垂直鳍式场效晶体管因其精简化的中端工艺(MOL)而逐渐成为下一4F2世代的主流(F代表光刻技术的最小线宽)。然而，于此同时，其前段工艺(FEOL)却随之日益复杂。举例来说，在30纳米世代下，即需要具有半尺寸及浅沟槽隔离高宽比高于20的浅沟槽隔离区(STI)。由此可知，欲以氧化层填满的沟槽将成为缩减动态随机存取存储器尺寸的一大障碍。

具有埋入式位线的垂直栅极围绕晶体管(Vertical surrounding gatetransistors，SGT)，其使用增大的隔离规则以大幅降低浅沟槽隔离制造的困难性。然而，由于工艺繁复，存储器阵列的阈值电压的稳定性却也随之明显降低，其中包含冗长的埋入式位线的工艺步骤、旋转涂布介电层(SOD)的工艺步骤、金属以及N型掺杂多晶硅定义晶体管栅极长度。并且，在垂直尺寸的限制下，以较长的沟道长度来减少阈值电压Vth的改变亦无法实施。

再者，动态随机存取存储器结合埋入式位线的垂直鳍式场效晶体管也面临不同挑战。例如，由浮体效应驱动的寄生双极型晶体管，在单元操作期间将造成阵列阈值电压的不稳定，且于位线交界的撞击游离所产生的过渡载流子以及本体堆积所产生的过渡载流子也将减少晶体管的阈值电压。另外，随着漏电流增加，延迟情形也随之更差。

因此，由上所述，产业上急需提供鳍式场效晶体管以及其制造方法来解决上述问题。

发明内容

本发明的目的是提供改良的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管来改善上述问题。

根据本发明的实施例，一种双垂直沟道晶体管包含：音叉型基底；埋入式位线，埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部之间；第一源/漏极区，位于音叉型基底内并紧邻埋入式位线；第二源/漏极区，位于音叉型基底的尖叉部的顶部；外延层，连接音叉型基底的尖叉部，且外延层位于第一源/漏极区与第二源/漏极区之间；前栅极，位于音叉型基底的第一侧面上；以及后栅极，位于音叉型基底相对于第一侧面的第二侧面上。

根据本发明的另一实施例，一种双垂直沟道晶体管包含：音叉型基底，其具有第一导电态，通过沟槽隔离区绝缘；埋入式位线，埋入凹槽的底部，其中凹槽位于音叉型基底的两个尖叉部之间；外扩散式漏极区，具有第二导电态，紧邻埋入式位线；源极区，具有第二导电态，位于音叉型基底的尖叉部的顶部，其中外扩散式漏极区以及源极区分别于尖叉部定义出双垂直沟道；外延层，位于埋入式位线上，用以连接双垂直沟道；局部定域的沟道掺杂区，具有第一导电态，并紧邻外延层；前栅极，位于音叉型基底的第一侧面上；以及后栅极，位于音叉型基底相对于第一侧面的第二侧面上。

附图说明

图1为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的示意图。

图2-7为根据本发明的优选实施例所绘示的具有埋入式位线的双垂直沟道、双栅极鳍式场效晶体管的制造方法的剖面图。

附图标记说明

1：双垂直沟道、双栅极晶体管

10：音叉型基底

11：沟槽隔离区

10a、10b：尖叉部

10c：凹槽

12：焊接层

20：埋入式位线

21：介电层

22：金属底层

24：多晶硅顶层

32：第一源/漏极区(外扩散式漏极区)

34：第二源/漏极区(源极区)

40：外延层

41：第一绝缘层

42：局部定域的沟道掺杂区

43：衬垫层

44：介层窗

45：第二绝缘层

52：前栅极

54：后栅极

101：垂直沟道

具体实施方式

虽然本发明以实施例披露如下，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定为准，且为了不致使本发明的精神晦涩难懂，一些已知结构与工艺步骤的细节将不再于此披露。

同样地，附图所表示为实施例中的装置示意图但并非用以限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分元件的尺寸可能放大呈现于图中。再者，多个实施例中所揭示相同的元件，将标示相同或相似的符号以使说明更容易且清晰。