[发明专利]光电晶片结构及光电元件

说明书

技术领域

本发明涉及用以收发光讯号的光电元件晶片结构及光电元件，属于光通讯的技术领域。

背景技术

光电元件系由底座与光电晶片组合而成。其中底座可以是金属盘体(metal stem)与金属接脚的组合，例如To-can Header，或是非金属盘体与金属接脚的组合，例如LeadframeHeader。其次底座上可配置一载体(submount)承载光电晶片，且光电晶片的电极透过接脚与电路板上的电路连接。

上述光电晶片的电极可位在相对面，例如其一位在光电晶片上方表面，另一位在光电晶片下方表面；当光电晶片配置在载体(Submount)上，位在下方表面的电极可与载体接触并形成电性连结；载体更进一步作为打线垫(bounding pad)，使得一导线可连接一接脚(电极)与载体；至于位在光电晶片上方表面的电极也可藉一导线与另一接脚(电极)电性连接。值得注意的是，载体与底座的表面需形成不导电的状态。

图1a与图1b显示光电晶片的二个电极位在不同面；以PIN-TIA架构的光电元件为例，光电晶片200位在一异质基板/载体205上，且其组合配置在一底座201；其中光电晶片200电性连接一转阻放大器(TIA)202，且光电晶片200与底座201形成绝缘且可供操作；然而异质基板205的价格较高且体积与面积较大，因此导致光电晶片200的电容提高且降低频率响应。

图1c与图1d显示另一种使光电晶片200能够绝缘地配置在底座201上且供操作的方式。其主要是在一同质的半绝缘基板(semi-insulating substrate，SI基板)206上磊晶(外延)生成P-I-N结构的晶层，并藉由蚀刻技术形成二个电极203、204；然而同质半绝缘基板206同样存在成本高的缺失，而且N+晶层的厚度很薄(通常仅约数个微米，所以须搭配精密的蚀刻制程以预防N+晶层不慎被蚀穿而造成元件无法运作。

另外美国专利6,586,718揭露一种光电晶片，其揭露在一同质的半绝缘基板上磊晶生成P-I-N层；其中N晶层容易因蚀刻过度而被蚀穿。

根据以上所述，传统PIN-TIA架构的光电元件要使光电晶片与底座间形成绝缘，使用异质基板会导致成本高且频宽降低；而使用同质半绝缘基板除了成本高外，还会因为N+晶层薄不易控制蚀刻制程而导致制程参数须相当精准，提高了制作的困难度。

发明内容

本发明的主要目的在于提供一种光电元件，系包含一底座搭配一光电晶片，其中底座的预定区域具有一绝缘构造用以承载光电晶片，藉此使光电元件具有高频宽、低成本、易制作及/或高良率的功效。

为满足上述的功效，本发明的光电晶片特别设计成一端具有较大厚度且可导电的同质基座(N+基座)，且一晶层构造位于该基座上；该晶片更具有二个电极且位在同侧及具有相同金属结构；辅以一低介电常数材料层(Low K材料层，如BCB或SOG)降低电容的设计，或在底部铺上SOG造成与底座绝缘的设计，可以使光电元件的制作具有高频宽、低成本、易制作及/或高良率的功效。

底座的绝缘构造除了可直接承载上述光电晶片外，其更可搭配一辅助接脚，且以该辅助接脚来承载光电晶片；如此可使光电晶片与底座间不具导电特性，而且藉由调整辅助接脚的长度，可以达到调整光电晶片的高度，以及让辅助接脚成为断路状态或作为电极。

该光电晶片一般为P-I-N的检光二极体，亦可为雷射二极体或发光二极体。

其次底座可具有一环状的延伸墙部位在底座的盘体周边，且使延伸墙部与一盖体结合形成光电元件，藉此达到组立简便的功效。

本发明的光电元件具有高频宽、低成本、易制作及/或高良率的功效，且组立简便。

附图说明

图1a系习知PIN-TIA结构一的示意图。

图1b系习知PIN-TIA结构一的另一示意图。

图1c系习知PIN-TIA结构二的示意图。

图1d系习知PIN-TIA结构二的另一示意图。

图2系本发明第一实施例的平面示意图。

图3系本发明第一实施例的剖面示意图。

图4a系本发明第一实施例的绝缘构造一端凸出且结合盖体的结构示意图。

图4b系本发明第一实施例的绝缘构造一端凹下且结合盖体的结构示意图。

图5系本发明第二实施例的平面示意图。

图6系本发明第二实施例的剖面示意图。

图7a系本发明第二实施例的绝缘构造一端凸出且结合盖体的结构示意图。

图7b系本发明第二实施例的绝缘构造一端凹下且结合盖体的结构示意图。