[发明专利]一种混合型非易失存储单元及其制作方法

说明书

技术领域

本发明涉及非易失存储器技术领域，尤其涉及一种混合型非易失存储单元及其制作方法。

背景技术

非易失性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息，它既有只读存储器(ROM)的特点，又有很高的存取速度，而且易于擦除和重写，功耗较小。随着多媒体应用、移动通信等对大容量、低功耗存储的需要，非易失性存储器，特别是闪速存储器(Flash)，所占半导体器件的市场份额变得越来越大，成为一种非常重要的存储器类型。

传统的Flash存储器是采用多晶硅薄膜浮栅结构的硅基非易失存储器，其局限主要与器件隧穿介质层(一般是氧化层)的厚度有关：一方面要求隧穿介质层比较薄，以实现快速有效的P/E操作，另一方面为了防止较薄的隧穿介质层任何一处产生电荷泄漏路径而让所有存储在浮栅层的电荷消失殆尽，需要隧穿介质层比较厚，使其具备较好的数据保持性能达到十年以上。

为了缓和这一对矛盾，电荷俘获存储结构的非易失性存储器被提出，并获得了广泛的研究，比较典型的是以高陷阱密度的Si₃N₄层作为电荷捕获介质，具有离散的电子存储特性，这样即使隧穿层厚度较薄，也只会损失局部极少量的捕获电荷而不会影响到其他处的捕获电荷，从而在提高擦写速度的前提下又适当保证了电荷的保持特性。

为了进一步改进器件的特性，现在有人提出用高缺陷密度的高K材料替代Si₃N₄，比如HfO₂，有文献报道HfO₂相比Si₃N₄有着更高的缺陷密度和更深的缺陷能级，可以达到更好的电荷存储与保持能力。

为了使器件具有优良的保持特性寻找能带结构更为优化的存储材料及栅介质体系成为电荷俘获存储器(CTM)进一步发展的关键。

发明内容

(一)要解决的技术问题

针对现有浮栅型和电荷俘获存储器中各自的优缺点，本发明的主要目的在于提供一种混合型非易失存储单元及其制作方法，以优化电荷存储层材料的能带结构，提高电荷存储器件的电荷保持特性和擦写速度。

(二)技术方案

为达到上述目的，本发明提供了一种混合型非易失存储单元，该存储单元包括：

硅衬底1；

在硅衬底1上重掺杂的源导电区8和漏导电区9；

在源漏导电区之间载流子沟道上覆盖的隧穿介质层2；

在隧穿介质层2上覆盖的第一俘获层3；

在第一俘获层3上覆盖的多晶硅浮栅层4；

在多晶硅浮栅层4上覆盖的第二俘获层5；

在第二俘获层5上覆盖的控制栅介质层6；以及

在控制栅介质层6上覆盖的栅材料层7。

上述方案中，所述隧穿介质层2选用宽禁带材料SiO₂，所述第一俘获层3或第二俘获层5选用禁带宽度比隧穿层窄的高K材料HfO₂或ZrO₂，所述控制栅介质层6选用高K材料Al₂O₃。

上述方案中，所述第一俘获层3、多晶硅浮栅层4和第二俘获层5自下而上堆叠形成该存储单元的三层混合型电荷存储层。

上述方案中，所述多晶硅浮栅层4选用多晶硅作为电荷连续性存储材料。

为达到上述目的，本发明还提供了一种混合型非易失存储单元的制作方法，该方法包括：

A、在硅衬底上生长隧穿介质层；

B、在隧穿介质上生长第一俘获层；

C、在第一俘获层上淀积多晶硅浮栅层；

D、在多晶硅浮栅层上生长第二俘获层；

E、在第二俘获层上淀积控制栅介质层；

F、在控制栅介质层上形成栅极并完成随后的源极和漏极的制作。

上述方案中，步骤A中所述生长隧穿介质层的方法采用热氧化方法、原子层沉积方法或热氧化与原子层沉积的结合，该隧穿介质层选用SiO₂材料制作而成，其厚度为2nm至8nm。

上述方案中，步骤B和D中所述生长第一俘获层或第二俘获层采用化学气相淀积、原子层沉积或者磁控溅射方法，该第一俘获层或第二俘获层的厚度均为3nm至8nm。

上述方案中，步骤C中所述沉积多晶硅浮栅层采用化学气相淀积方法，该多晶硅浮栅层的厚度为6至50nm.

上述方案中，步骤E中所述淀积控制栅介质层采用原子层沉积方法或者磁控溅射方法，该控制栅介质层的厚度为15nm至30nm。

(三)有益效果