[发明专利]整合肖特基二极管与功率晶体管于基材的制造方法有效

申请号：	201010186754.2	申请日：	2010-05-25
公开（公告）号：	CN102263059A	公开（公告）日：	2011-11-30
发明（设计）人：	涂高维	申请（专利权）人：	科轩微电子股份有限公司
主分类号：	H01L21/77	分类号：	H01L21/77;H01L21/28;H01L21/768
代理公司：	北京信慧永光知识产权代理有限责任公司 11290	代理人：	王月玲;武玉琴
地址：	中国台***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	整合肖特基二极管功率晶体管基材制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种功率半导体结构的制造方法，特别是关于一种整合功率晶体管与肖特基二极管(Schottky diode)于基材的制造方法。

背景技术

在沟槽式功率半导体的应用领域中，越来越注重切换速度的表现，此特性的改善提升能明显帮助高频电路操作中的切换损失。利用肖特基二极管来改善功率半导体组件的切换损失，是一个常见的解决方法。

图1为一利用肖特基二极管SD1改善金氧半晶体管T1的切换损失的电路示意图。如图中所示，金氧半晶体管T1的本体二极管(bodydiode)D1并联于肖特基二极管SD1。由于肖特基二极管SD的启动电压低于本体二极管D1。因此，当金氧半晶体管T1的源漏极存在顺向偏压时，肖特基二极管SD1可避免本体二极管D1被导通(turn on)。亦即，在此情况下，电流是由源极S经由肖特基二极管SD1流动至漏极D。

值得注意的是，相较于本体二极管D1由导通转变为不导通(turnoff)的过程中，因为少数载子(minority carrier)存在而会造成时间延迟，肖特基二极管不具有少数载子，因此，可以避免时间延迟，而有助于改善切换损失。

发明内容

因此，本发明的主要目的是提供一种沟槽式功率半导体结构及其制作方法，可以利用既有的半导体制造方法，在制作沟槽式功率晶体管的同时制作肖特基二极管并联于此沟槽式功率晶体管。

为达到上述目的，本发明提供一种整合功率晶体管与肖特基二极管(Schottky diode)于同一基材的制造方法。此制造方法可适用于沟槽式功率晶体管与平面式功率晶体管。就沟槽式功率晶体管而言，首先，提供一第一导电型的基材。随后，形成至少一栅极多晶硅结构与一第二多晶硅结构于基材，第二多晶硅结构具有至少一部分覆盖基材的一上表面，具体包括：形成至少一个第一沟槽与至少二个第二沟槽于基材。接下来，形成一介电层于第一沟槽与第二沟槽的内侧表面。然后，形成至少一栅极多晶硅结构于第一沟槽内。接下来，形成一第二多晶硅结构填入第二沟槽内，并且覆盖第二沟槽间的基材的上表面。接下来，以离子植入方式形成至少一第二导电型的本体与一第一导电型的源极掺杂区于栅极多晶硅结构与第二多晶硅结构之间。然后，形成一层间介电层于栅极多晶硅结构上，以定义一源极接触窗，并且至少裸露部分第二多晶硅结构。最后，以及去除至少部分第二多晶硅结构，以形成一肖特基接触窗裸露基材。

依据本发明的一实施例，层间介电层具有一第一部分与一第二部分，其中，第一部分覆盖栅极多晶硅结构，第二部分则覆盖部分第二多晶硅结构的一上表面。第一部分与第二部分间具有一开口以定义源极接触窗。

在本发明的一实施例中，源极接触窗定义于层间介电层与第二多晶硅结构间。

就平面式功率晶体管而言，依据本发明的一实施例，栅极多晶硅结构与第二多晶硅结构完全位于基材的上表面。

综上，本发明所提供的制造方法有助于降低制造成本。

关于本发明的优点与精神可以借助以下的发明详述及所附附图得到进一步的了解。

附图说明

图1为一利用肖特基二极管改善功率晶体管的切换损失的电路示意图；

图2A至图2E为本发明整合功率晶体管与肖特基二极管于同一基材的制造方法的第一实施例；

图3A至图3E为本发明整合功率晶体管与肖特基二极管于同一基材的制造方法的第二实施例；

图4A至图4E为本发明整合功率晶体管与肖特基二极管于同一基材的制造方法的第三实施例；

图5A至图5E为本发明整合功率晶体管与肖特基二极管于同一基材的制造方法的第四实施例；

图6A至图6E为本发明整合功率晶体管与肖特基二极管于同一基材的制造方法的第五实施例。