[发明专利]适用于微处理器的装置及方法

权利要求书

1.一种适用于微处理器的装置，该微处理器的指令集架构包含可变数目的前置字节，该装置用以有效地自一指令字节串流中提取指令，该装置包含：

一解码逻辑单元，用以对该指令字节串流中多个指令的每一指令判断其操作码字节，其中该操作码字节为相应的该指令的第一非前置字节，该解码逻辑单元还累积该多个指令的每一指令的前置消息至相应的该操作码字节；

一队列，耦接至该解码逻辑单元，用以暂存该指令字节串流及该累积前置消息；及

一提取逻辑单元，耦接至该队列，用以于一时钟周期内，自该队列提取该多个指令，其不受该多个指令的每一指令中的前置字节数目所影响。

2.根据权利要求1所述的装置，其中上述的提取逻辑单元于提取该多个指令时，提取该累积前置消息，而非提取每一指令的前置字节。

3.根据权利要求1所述的装置，其中上述的累积前置消息包含一出现/未出现指示符，用以表示该指令集架构所支持类型的前置字节是否出现。

4.根据权利要求1所述的装置，其中上述队列的每一项目暂存至少十六指令字节，藉此，该提取逻辑单元可于一时钟周期内提取该多个指令字节。

5.根据权利要求1所述的装置，其中上述的解码逻辑单元于同一时钟周期内执行上述判断该操作码字节、累积该前置消息至相应的该操作码字节且将该指令字节及该累积前置消息加载该队列。

6.根据权利要求5所述的装置，于该解码逻辑单元执行上述判断该操作码字节、累积该前置消息至相应的该操作码字节及加载该指令字节及该累积前置消息至该队列的时钟周期的下一个时钟周期内，上述的提取逻辑单元自该队列提取该多个指令。

7.根据权利要求1所述的装置，其中上述的提取逻辑单元包含：

多个多工器，分别对应至该多个指令，每一该多工器接收该指令字节串流；及

一控制逻辑单元，耦接至该多个多工器，该控制逻辑单元针对该多个指令的每一指令自该队列接收相应的操作码字节指示符，该控制逻辑单元还根据该操作码字节指示符，以控制该多个多工器，用以自该指令字节串流中选择一适当字节。

8.一种适用于微处理器的方法，该微处理器的指令集架构包含可变数目的前置字节，该方法用以有效地自一指令字节串流中提取指令，该方法包含：

对于该指令字节串流中多个指令的每一指令，判断其操作码字节，其中该操作码字节为相应的该指令的第一非前置字节；

对于该多个指令的每一指令，累积其前置消息至相应的该指令的该操作字节；及

于一时钟周期内，自一队列提取该多个指令，其不受该多个指令的每一指令中的前置字节数目所影响。

9.根据权利要求8所述的方法，其中上述的提取该多个指令时，提取该累积前置消息，而非提取每一指令的前置字节。

10.根据权利要求8所述的方法，其中上述的累积前置消息至相应的该指令的该操作字节包含：

连同该操作码字节，提供一出现/未出现指示符，用以表示该指令集架构所支持类型的前置字节是否出现。

11.根据权利要求8所述的方法，其中上述的提取该多个指令包含自该队列的一项目提取该多个指令，该项目暂存至少十六指令字节。

12.根据权利要求8所述的方法，还包含：

于上述的提取该多个指令之前，将该指令字节及该累积前置消息加载该队列，

其中上述判断该操作码字节、累积该前置消息至相应的该指令的操作码字节，并将该指令字节及该累积前置消息加载该队列于同一时钟周期内执行。

13.根据权利要求12所述的方法，于执行上述判断该操作码字节、累积该前置消息至相应的该指令的操作码字节及加载该指令字节及该累积前置消息至该队列的时钟周期的下一个时钟周期内，执行上述自该队列提取该多个指令。