[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请案主张2009年11月24日申请的韩国专利申请案第10-2009-0113889号的优先权，该案以引用的方式全部并入本文中。

技术领域

本发明涉及一种半导体设计技术，且更特定言之，涉及一种用于产生或传输在电流模式逻辑(CML)区域中摆动的信号的电路。

背景技术

在半导体装置中，在CML区域中摆动的信号(下文中，称为CML信号)被广泛用于针对高频信号(诸如，时钟信号)的输入/输出(I/O)接口中。

CML区域指具有由预定义DC电位电平所界定的预定义范围的电位电平区域，或具有由通过预定义准则所判定的平均电位电平所界定的预定义范围的电位电平区域。CMS信号指在预定义频率下以CML区域中的参考电位电平为中心、在CML区域的最大电位电平(Vmax)与CML区域的最小电位电平(Vmin)之间来回切换的信号。

举例而言，虽然用于输入/输出CML信号的装置中的供电电压(VDD)的电平及接地电压(VSS)的电平分别为1.5V及0V，但CML区域可界定于1.5V至1.0V的范围内。CML区域的参考电位电平为1.25V，且CML信号为在预定义频率下以1.25V为中心在0.5V的摆动范围内来回切换的信号。

如上文所描述，相比于由用于输入/输出CML信号的装置中的供电电压(VDD)的电平与接地电压(VSS)的电平之间的差所界定的电位电平区域，CML区域被设计成具有相对较小的大小。这是因为CML信号通常为高频时钟信号。

亦即，CML区域是如下定义的区域：即使时钟信号为在数GHz至数十GHz或更高的范围内的高频时钟信号，仍用于稳定地传输该时钟信号的区域。

在半导体装置中，在CMOS区域中摆动的信号(下文中称为CMOS信号)被广泛使用于针对判定逻辑电平的信号的I/O接口中。

CMOS区域指由供电电压(VDD)的电平与接地电压(VSS)的电平之间的差所界定的电位电平区域。CMOS信号指在预定义频率下以供电电压(VDD)的电平与接地电压(VSS)的电平之间的电位电平的一半为中心、在供电电压(VDD)的电平(其为CMOS区域的最大电位电平(Vmax))与接地电压(VSS)的电平(其为CMOS区域的最小电位电平(Vmin))之间来回切换的信号。

因此，如上文所描述，在CML区域的状况下，即使供电电压(VDD)的电平及接地电压(VSS)的电平分别为1.5V及0V，但是1.5V及1.0V的电位电平被指定为CML区域，使得CML信号的摆动范围可为0.5V。然而，在CMOS区域的状况下，当供电电压(VDD)的电平及接地电压(VSS)的电平分别为1.5V及0V时，1.5V及0V的电位电平被判定为CMOS区域。因而，CMOS信号的摆动范围为1.5V。

出于此原因，CMOS信号的摆动范围不可避免地大于CML信号的摆动范围。此意谓CMOS信号适于用作数据，其逻辑电平根据电位电平来判定。

图1A为现有半导体装置中用于使CMOS信号的电压电平偏移的电路的电路图。

图1B为现有半导体装置中用于使CML信号的电压电平偏移的电路的电路图。

参看图1A，CMOS信号CMOS_IN输入至反相器INV1及INV2(其将第一供电电压VDD1用作供电电压)，且输出为在第一供电电压VDD1与接地电压VSS之间摆动的CMOS信号CMOS_IN及/CMOS_IN。

在第一供电电压VDD1与接地电压VSS之间摆动的CMOS信号CMOS_IN及/CMOS_IN输入至电压电平偏移器100(其将第二供电电压VDD2用作供电电压)，且输出为在第二供电电压VDD2与接地电压VSS之间摆动的CMOS信号CMOS_OUT及/CMOS_OUT。

下文将更详细地描述电压电平偏移器100的操作。电压电平偏移器100通过响应于CMOS信号CMOS_IN及/CMOS_IN而控制CMOS信号输出端子CMOS_OUT_ND及/CMOS_OUT_ND，来执行使CMOS信号输出端子CMOS_OUT_ND及/CMOS_OUT_ND处的电压电平在第二供电电压VDD2与接地电压VSS之间的CMOS区域中摆动的操作。CMOS信号输出端子CMOS_OUT_ND及/CMOS_OUT_ND分别连接至NMOS晶体管MN1及MN2的漏极，且接地电压(VSS)端子连接至NMOS晶体管MN1及MN2的源极。CMOS信号CMOS_IN及/CMOS_IN在第一供电电压VDD1与接地电压VSS之间摆动，且输入至NMOS晶体管MN1及MN2的栅极。