[发明专利]微处理器及微处理器的数据快取存取方法

权利要求书

1.一种微处理器，其特征在于，包括：

第一功能单元与第二功能单元，各自耦接及存取一数据快取；及

该数据快取，包括：

一数据阵列，具有一既定结构，包括：

一写入端口，该第一功能单元通过该写入端口将数据写入至该数据阵列的一快取列；

一修改位阵列，具有该数据阵列的该既定结构，包括：

一写入端口，该第一功能单元通过该写入端口设定该修改位阵列的一已修改位，以指示对应于该数据阵列中由该第一功能单元所写入的该快取列已被修改；及

一读取端口，该第二功能单元通过该读取端口从该修改位阵列读取该已修改位，以判断对应于该数据阵列的该快取列是否已被修改；及

一标签阵列，具有该数据阵列的该既定结构，包括：

一读取端口，该第二功能单元通过该读取端口读取对应该数据阵列的该快取列的一部分状态，其中，该部分状态无法正确指示该快取列是否已被修改，其中，该标签阵列不包含该第一功能单元通过其更新该快取列的该部分状态的一端口。

2.根据权利要求1所述的微处理器，其特征在于，该标签阵列被配置用以储存对应于该数据阵列的该快取列的一地址标签，其中，该修改位阵列没有储存地址标签。

3.根据权利要求1所述的微处理器，其特征在于，还包括：

一第三功能单元，耦接及存取该数据快取，

其中，该修改位阵列还包括：

一第二读取端口，该第三功能单元通过该第二读取端口，从该修改位阵列读取该已修改位，以判断该快取列是否已被修改。

4.根据权利要求3所述的微处理器，其特征在于，该数据快取还包括：

一第二标签阵列，具有该数据阵列的该既定结构，包括：

一读取端口，该第三功能单元通过该读取端口读取对应该数据阵列的该快取列的一部分状态，其中，该部分状态无法正确指示该快取列是否已被修改，

其中，该第二标签阵列中不包含该第一功能单元通过其更新该快取列的该部分状态的一端口。

5.根据权利要求3所述的微处理器，其特征在于，该标签阵列还包括：

一第二读取端口，该第三功能单元通过该第二读取端口读取对应该数据阵列的该快取列的一部分状态，其中，该部分状态无法正确指示该快取列是否已被修改。

6.根据权利要求1所述的微处理器，其特征在于，该第一功能单元包括一数据队列单元，该数据队列单元被配置来执行一快取写入操作，以将该数据写入至该数据阵列的该快取列及设定该修改位阵列的该已修改位。

7.根据权利要求1所述的微处理器，其特征在于，该第二功能单元被配置从该数据阵列读取该快取列，以执行一加载指令。

8.根据权利要求1所述的微处理器，其特征在于，该第二功能单元被配置从该数据阵列读取该快取列，以执行一收回请求，以收回该数据快取的该快取列。

9.根据权利要求1所述的微处理器，其特征在于，该第二功能单元被配置从该修改位阵列读取该已修改位，并从该标签阵列读取该部分状态，以计算该快取列的一完整状态，以执行指向该快取列的一窥探请求。

10.根据权利要求1所述的微处理器，其特征在于，该第二功能单元被配置从该修改位阵列读取该已修改位，并从该标签阵列读取该部分状态，以计算该快取列的一完整状态，以执行一请求来收回该快取列。

11.根据权利要求1所述的微处理器，其特征在于，该第二功能单元被配置从该修改位阵列读取该已修改位且从该标签阵列读取该部分状态，以计算该快取列的一完整状态，以执行一储存指令。

12.根据权利要求11所述的微处理器，其特征在于，若由该第二功能单元所计算的完整状态判断出该快取列已被修改，该第一功能单元被配置用以避免设定该快取列的该修改位阵列的该已修改位。

13.根据权利要求1所述的微处理器，其特征在于，该数据快取还包括：

一第二标签阵列，具有该数据阵列的该既定结构，包括：

一写入端口，该第一功能单元通过该写入端口写入对应该数据阵列的该快取列的一完整状态，以指示由该第一功能单元所写入的该快取列已被修改。