[发明专利]总线接口以及总线接口的时钟频率控制方法有效

申请号：	201010158763.0	申请日：	2010-03-30
公开（公告）号：	CN102207922A	公开（公告）日：	2011-10-05
发明（设计）人：	陈志铭	申请（专利权）人：	新唐科技股份有限公司
主分类号：	G06F13/40	分类号：	G06F13/40;G06F1/04
代理公司：	北京三友知识产权代理有限公司 11127	代理人：	任默闻
地址：	中国台湾新竹***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	总线接口以及时钟频率控制方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种时钟控制装置，尤其涉及一种产生串行总线所需时钟信号的时钟控制装置。

背景技术

串行总线接口(Serial Peripheral Interface；SPI)为广泛应用于元件与元件之间的一种从/主架构连接接口。在传统的串行总线接口当中，所输出的串行传输时钟均为单一频率，换句话说，无论所传送的资料为命令或数据，均采用单一的传输速率进行传输。对于日渐新颖的系统应用，单一频率的串行传输时钟已经无法满足系统上的需求。

因此需要一种新的时钟控制装置，能够依照各系统的需要，即时且迅速地调整传输时钟的频率。

发明内容

本发明实施例提供一种总线接口与总线接口的时钟频率控制方法，能够依照系统对时钟频率的要求，即时且弹性地调整传输时钟信号的频率。

依据本发明的一实施例，总线接口耦接于一第一装置，此总线接口内含一芯片选择端、一第一传输总线端、一第二传输总线端以及一时钟控制装置。芯片选择端用以传输一芯片选择信号，藉此启动数据的传输。当数据传输启动时，第一传输总线端将数据传送至一第二装置，第二传输总线端将数据自第二装置传输至第一装置。时钟控制装置含有一频率处理单元以及一传输时钟产生单元。当一频率设定值发生变化时，频率处理单元输出一时钟控制信号，传输时钟产生单元接收时钟控制信号并依据频率设定值产生一传输时钟信号。

依据本发明的另一实施例，总线接口耦接于一第一装置，此总线接口含有一芯片选择端、一第一传输总线端、一第二传输总线端以及一时钟控制装置。芯片选择端用以传输一芯片选择信号，藉此启动数据的传输。当数据传输启动时，第一传输总线端将数据传送至第二装置，第二传输总线端将数据自第二装置传输至第一装置。时钟控制装置含有一频率处理单元以及一传输时钟产生单元。频率处理单元产生一频率控制位来调整一传输时钟信号的频率，传输时钟产生单元接收频率控制位，并依据频率控制位产生一传输时钟信号。

依据本发明的再一实施例，总线接口的时钟频率控制方法可调变一传输时钟信号的频率，此时钟频率控制方法判断一总线是否开始传输命令或是数据，当总线开始传输命令或是数据，检测一频率设定值是否发生变化。当频率设定值发生变化，判断一封包群是否完成传输。当封包群完成传输，则载入新的频率设定值，依据所载入的频率设定值调整传输时钟信号的频率，并输出频率调整后的传输时钟信号。

依据本发明的又一实施例，总线接口的时钟频率控制方法，可在一封包群传输进行当中调变一传输时钟信号的频率，此时钟频率控制方法可判断一总线是否开始传输命令或是数据，当总线开始传输命令或是数据，判断一可变异时序输出信号是否被确立。当可变异时序输出信号确立，则依据一频率控制位的数值，自多个频率设定值当中择一，并使传输时钟信号的频率调整为被选中的频率设定值所对应的频率。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为绘示总线系统的方块示意图；

图2A为绘示本发明一实施方式总线接口时钟控制装置的方块图；

图2B为绘示本发明一实施方式总线接口时钟频率控制方法的流程图；

图2C为绘示本发明一实施方式总线接口时钟控制装置的波形图；

图3A为绘示本发明另一实施方式总线接口时钟控制装置的方块图；

图3B为绘示本发明另一实施方式总线接口时序控制方法的流程图；

图3C为绘示本发明一实施方式总线接口时钟控制装置的之波形图。

附图标号：

101：串行总线接口 103：串行总线接口

200：时钟控制装置 201：频率检测单元