[发明专利]总线接口以及总线接口的时钟频率控制方法

权利要求书

1.一种总线接口，其特征在于，所述的总线接口耦接于一第一装置，所述总线接口包含：

一芯片选择端，用以传输一芯片选择信号，藉此启动数据的传输；

一第一传输总线端，以当数据传输启动时，将数据传送至一第二装置；

一第二传输总线端，以当数据传输启动时，将数据自所述第二装置传输至所述第一装置；以及

一时钟控制装置，所述时钟控制装置包含：

一频率处理单元，以当一频率设定值发生变化时，输出一时钟控制信号；以及

一传输时钟产生单元，接收所述时钟控制信号并依据所述频率设定值产生一传输时钟信号。

2.如权利要求1所述的总线接口，其特征在于，所述频率处理单元包含：

一频率设定值缓存器，接收并储存所述频率设定值；以及

一频率检测单元，耦接所述频率设定值缓存器，以检测所述频率设定值是否发生变化。

3.如权利要求2所述的总线接口，其特征在于，所述传输时钟产生单元包含：

一时钟计数器，计数一系统时钟信号的周期数目；

一逻辑比较器，接收并比较所述频率设定值以及所述系统时钟信号的周期数目，当所述频率设定值与所述系统时钟信号的周期数目相等时，确立一时钟使能信号；以及

一传输周期计数器，以当所述时钟使能信号确立时，输出所述传输时钟信号。

4.如权利要求3所述的总线接口，其特征在于，所述传输时钟产生单元更包含：

一传输周期控制器，以判断一封包群是否完成传输；

一第一逻辑运算器，以当所述时钟控制信号确立且所述封包群完成传输之时，确立一频率变化旗标；以及

一运算数值缓存器，以在所述频率变化旗标确立时，自所述频率设定值缓存器载入所述频率设定值，并输出所述频率设定值至所述逻辑比较器。

5.如权利要求4所述的总线接口，其特征在于，所述传输时钟产生单元更包含一传输周期缓存器，以储存所述传输时钟信号所欲产生的时钟周期数目，供所述传输周期控制器比较所欲产生的时钟周期数目以及已产生的时钟周期数目，当此两数目相等，判断所述封包群已经完成传输。

6.一种总线接口，其特征在于，所述总线接口耦接于一第一装置，所述总线接口包含：

一芯片选择端，用以传输一芯片选择信号，藉此启动数据的传输；

一第一传输总线端，以当数据传输启动时，将数据传送至一第二装置；

一第二传输总线端，以当数据传输启动时，将数据自所述第二装置传输至所述第一装置；以及

一时钟控制装置，所述时钟控制装置包含：

一频率处理单元，用以产生一频率控制位来调整一传输时钟信号的频率；以及

一传输时钟产生单元，接收所述频率控制位，并依据所述频率控制位的数值产生一传输时钟信号。

7.如权利要求6所述的总线接口，其特征在于，所述传输时钟信号的频率是在同一封包群传输进行当中，且所述封包群尚未完成传输之时，进行调变。

8.如权利要求6所述的总线接口，其特征在于，所述频率处理单元包含：

一频率控制位缓存器，用以储存所述频率控制位；以及

一可变异频率控制单元，由所述频率控制位缓存器载入所述频率控制位，并透过一移位计数指标依序将所述频率控制位输出至所述传输时钟产生单元。

9.如权利要求8所述的总线接口，其特征在于，所述频率处理单元更包含多个频率设定值缓存器，储存并提供多个频率设定值。

10.如权利要求9所述的总线接口，其特征在于，所述传输时钟产生单元包含：

一多工选择器，以依据所述频率控制位的数值从所述频率设定值当中择一；

一时钟计数器，以计数一系统时钟信号的周期数目；

一逻辑比较器，接收并比较所述多工选择器所选中的所述频率设定值以及所述系统时钟信号的周期数目，当所述频率设定值与所述系统时钟信号的周期数目相等时，确立一时钟使能信号；以及

一传输周期计数器，以当所述时钟使能信号确立时，输出所述传输时钟信号。