[发明专利]具有肖特基二极管的功率半导体结构及其制造方法

权利要求书

1.一种具有一肖特基二极管的功率半导体结构的制造方法，其特征在于，包括：

形成一多晶硅层于一硅基材的表面，该多晶硅层包括至少一栅极多晶硅结构与至少一第一多晶硅结构，该第一多晶硅结构与该栅极多晶硅结构间隔一默认距离；

以该第一多晶硅结构为屏蔽，植入掺杂物至该硅基材内，以形成至少一个本体区与至少一个源极掺杂区，该本体区位于该栅极多晶硅结构与该第一多晶硅结构间，该源极掺杂区位于该本体区之内；

形成一介电层覆盖该栅极多晶硅结构、该第一多晶硅结构与该硅基材的裸露表面；

形成一开口对应于该第一多晶硅结构，该开口至少贯穿该介电层，该开口的深度小于该本体区的最大深度，并且，该开口裸露该本体区下方的该硅基材；以及

于该开口内填入一金属层。

2.如权利要求1所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于，形成该开口的步骤包括：

以蚀刻方式去除覆盖于该第一多晶硅结构的一上表面的该介电层；

去除该第一多晶硅结构以形成该开口；以及

通过该介电层向下延伸该开口至该源极掺杂区下方。

3.如权利要求2所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于，通过该介电层向下延伸该开口至该源极掺杂区下方的步骤包括：

形成一间隔层结构于该开口的一侧壁；以及

通过该间隔层结构，向下延伸该开口以裸露该本体区下方的该硅基材。

4.如权利要求3所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于，在形成该间隔层结构之前，更包括：

通过该介电层植入掺杂物至该开口底部，以形成一重掺杂区。

5.如权利要求2所述的具有一肖特基二极管的功率半导体结构的制造方法，通过该介电层向下延伸该开口至该源极掺杂区下方的步骤后，其特征在于，更包括：

形成一间隔层结构于该开口的一侧壁；以及

通过该间隔层结构，向下延伸该开口以裸露该本体区下方的该硅基材。

6.如权利要求1所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于，形成该开口的步骤包括：

以微影蚀刻方式形成该开口贯穿该介电层与该第一多晶硅结构，该开口的宽度小于该第一多晶硅结构的宽度；

以该介电层为屏蔽植入一掺杂物，以形成一重掺杂区于该硅基材内，该重掺杂区大致位于该源极掺杂区的下方，并且，至少部分该重掺杂区落于该本体区内；以及

向下延伸该开口以裸露该源极掺杂区与该重掺杂区。

7.如权利要求1所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于形成该开口的步骤包括：

斜向植入掺杂物于该本体区，以形成至少一重掺杂区于该源极掺杂区的下方，并且邻接于该开口的一侧壁与一底面。

8.如权利要求7所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于形成该重掺杂区的步骤后，更包括：

向下延伸该开口至该重掺杂区的下方。

9.如权利要求1所述的具有一肖特基二极管的功率半导体结构的制造方法，其特征在于该栅极多晶硅结构位于一栅极沟槽内，该第一多晶硅结构位于该硅基材的上表面。

10.一种具有一肖特基二极管的功率半导体结构，其特征在于，包括：

一硅基材；

至少一栅极多晶硅结构与一第一多晶硅结构，位于该硅基材上，并且，该栅极多晶硅结构与该第一多晶硅结构间隔一默认距离；

至少一本体区，位于该栅极多晶硅结构与该第一多晶硅结构间的该硅基材内，并且，部分该本体区位于该第一多晶硅结构的正下方；

至少一源极掺杂区，位于该本体区内，并且，部分该源极掺杂区位于该第一多晶硅结构的正下方；

一介电层，覆盖该栅极多晶硅结构与该第一多晶硅结构，该介电层中具有一开口，该开口对应于该第一多晶硅结构并向下延伸至位于该本体区下方的该硅基材，该源极掺杂区邻接于该开口，并且，该开口的深度小于该本体区的最大深度；以及

一金属层，填入该开口内。

11.如权利要求10所述的具有一肖特基二极管的功率半导体结构，其特征在于，该第一多晶硅结构位于该开口的两侧。