[发明专利]一种用于硅通孔互连中的硅片对准方法

说明书

技术领域

本发明属于高集成度封装技术领域，具体涉及一种硅通孔互连封装方法。

背景技术

随着微电子技术的不断发展，芯片制造工艺细微化，促使集成电路封装技术不断发展， 并逐渐形成一门相对独立的科技产业。现在，三维封装技术已被认为是未来集成电路封装 的发展趋势，而且，三维封装技术已经由芯片级的堆叠芯片封装(stacked die)或者堆叠 封装(package on package)技术发展到了晶圆级的硅通孔(Through Silicon Via，TSV) 互连封装技术。

硅通孔互连技术是通过在硅片和硅片之间制作垂直通孔，然后在硅片正面和背面形成 互连微焊点，这样，多个硅片就可以直接堆叠起来而不用外部引线互连。硅通孔互连技术 可以分为先通孔式(via first)和后通孔式(via last)两种。先通孔式技术就是在硅片上集成 电路制造完成之前形成互连通孔，这种技术可以是在芯片制造的最初几步内形成硅通孔互 连，也可以是在BEOL(Back-end of Line)之前形成硅通孔互连。后通孔式技术则是在 BEOL或者整个集成电路制造完成之后再进行硅通孔互连。硅通孔内的填充材料包括一个 绝缘层和一个用于导电的金属层或者高掺杂的多晶硅。考虑到降低互连电阻，提高芯片工 作频率，多传感系统的硅通孔三维封装中采用铜作为硅通孔互连金属比较有利。与以往的 IC封装键合和使用凸点的堆叠技术不同，硅通孔互连技术能够使芯片在三维方向堆叠的 密度最大，外形尺寸最小，并且大大改善了芯片速度和低功耗的性能。

作为当前最先进的晶圆级封装技术，硅通孔互连技术现在还处于开发的早期阶段，存 在着不少技术难点，比如晶圆减薄技术、硅片对准技术、深孔刻蚀技术和深孔铜填充工艺 和设备等都需要重新开发。进行堆叠时，硅片的对准与否会影响硅片之间的互连电阻，进 而影响芯片的工作频率，从而使芯片的三维叠层不能在更广的领域中得到应用。

发明内容

本发明的目的在于提出一种用于硅通孔互连中的硅片对准方法，以减小堆叠时硅片之 间的互连电阻，提高芯片的工作频率，使得芯片的三维叠层能够在更广的领域中得到应用。

为达到本发明的上述目的，本发明提出了一种采用电学方法对进行堆叠互连的上下硅 片进行辅助对准的方法，具体步骤包括：

提供两个或多个完成通硅孔结构的硅片；

在所述硅片的正面和背面形成互连微焊点；

将所述硅片进行堆叠互连；

采用电学方法对堆叠互连的上下硅片进行对准校正。

进一步地，所述硅片的硅通孔结构包括至少一个导电层和一个将所述导电层和所述硅 通孔表面隔离的绝缘层，所述的绝缘层为二氧化硅、氮化硅或者为他们之间相混合的绝缘 物质，所述的导电层为铝、铜或者高掺杂的多晶硅。所述的电学方法为惠斯登电桥法或者 其它电学方法。

本发明所提出的硅片对准方法，具有实施方法简单、可以提高硅片对准的精度、减小 互连电阻等优点。采用本发明所述技术制成的集成电路芯片具有高速度和低功耗的性能。

附图说明

图1为已完成硅通孔结构和互连焊点的两个硅片。

图2为图1所示两个硅片接触后的示意图。

图3a至图3c为本发明提供的一种使用惠斯登电桥法对图2所示接触后的硅片进行校 正对准的原理示意图。

具体实施方式

下面将参照附图对本发明的一个示例性实施方式作详细说明。参考图是本发明的理想 化实施例的示意图，以下实施例仅是说明性的，本发明不受以下实施例的限制。

提供两个已完成硅通孔结构和互连焊点的硅片，图1为所提供硅片的侧视图。如图1 所示，硅片2中，所示20为硅部分，所示21为硅通孔和互连焊点部分；硅片3中，所示 30为硅部分，所示31为硅通孔和互连焊点部分。

接下来，将硅片2和和硅片3进行堆叠互连，如图2所示。

在硅片2和硅片3进行接触时，硅片2和硅片3可能会出现对准偏差，这样就会影响 互连电阻，进而影响集成电路的性能。通过大家熟知的惠斯登电桥测量电阻的方法，可以 对硅片2和硅片3进行对准校正。

在图2所示结构中引入测量节点a、b、c和d，则在节点a和节点b之间存在电阻R1， 节点b和节点c之间存在电阻R2，节点a和节点d之间存在电阻R3，节点d和节点c之间 存在电阻R4，如图3a所示，图3b为图3a所示结构的正视图。