[发明专利]一种带光接口的高性能处理器多芯片组件芯片设计方法

说明书

技术领域

本发明涉及计算机工程领域多芯片组件(Multi-Chip Module，MCM)芯片设计方法，尤其是带高速光接口的高性能处理器MCM芯片的设计方法。

背景技术

集成电路芯片的集成密度、I/O管脚密度与速率、芯片性能的不断提高，给集成电路和印制电路板PCB设计带来很多技术难题。芯片性能的增长速度已远远超越了互连性能的增长速度。传统的芯片间电互连存在带宽受限、串扰严重、功耗过高等问题，不能满足大容量数据传输、新一代通信设备和高性能计算机等方面的系统应用需求。芯片间光互连方法可以有效解决高互连密度电子系统的互连瓶颈问题。光互连具有带宽高、功耗低、抗干扰等许多电互连不可比拟的优点，在长距离、电信通信骨干网传输中，光纤通信技术已经比较成熟。高性能计算机系统中，机柜之间、印刷电路板之间的光互连解决方案也已经广泛使用。光互连技术的互连距离正在向芯片间、芯片内、片上发展。目前，芯片间光互连技术能够以较少的管脚数提供Tbps以上带宽的互连性能。

当前的半导体工艺很难在单片硅晶片上实现多通道高速光电集成电路芯片设计，而分立器件组成的光互连集成电路尺寸大，系统可靠性低。从I/O管脚密度来看，虽然现在的倒装晶片封装接点间距可达10mil的数量级，但这种封装工艺在大晶片加工时需要在裸芯片上淀积I/O结构，接点结构需要在基片上进行附加的印制布线装配扩充，以支持淀积的I/O，芯片制造工艺复杂，成本高。从I/O管脚速率来看，大量的高速电管脚会削弱单芯片的稳定性和可靠性。此外，集成电路芯片设计时，数字功能和模拟功能的电路比较难集成在一起，有源器件和无源器件集成时得考虑相互干扰问题，当芯片面积大于100平方毫米时圆片的利用率将降低。且当把大量的集成电路芯片焊接在印制电路板PCB上组成电子系统时，PCB的层数和原理图都将变复杂，电子系统的抗电磁干扰能力和环境适应能力也受到限制。

多芯片组件集成技术是将多个“已知好芯片”(Known Good Die，简称KGD)，不论裸芯片或是经过初步封装的芯片，按照实际应用需求集成封装在较小的空间内，获得微型化高密度的集成电路芯片。封装基板可以是印制电路板、厚膜陶瓷、薄膜陶瓷或者是带有互连图形的硅片。多芯片组件MCM芯片可以实现多种技术的高密度集成，数字和模拟电路可以集成在一起；高互连密度的子系统可以集成到一个MCM芯片中，从而减少印制电路板PCB的层数，简化了高密度PCB电路的设计。MCM芯片中高速元器件可更紧密地相互靠近安装，数据速度和信号质量更好，抗电磁干扰能力更强，可以适应更复杂的使用环境。

利用多芯片组件技术，将现有的VCSEL激光器光源芯片、PIN光源探测器芯片、微处理器芯片进行集成封装，设计具有多通道光接口的微处理器光电集成MCM芯片，可以解决高速芯片之间的通信瓶颈问题，为实现大容量、高速率、低功耗的芯片间光互连奠定基础。微处理器芯片选用带高速输入输出I/O管脚，包含微处理器硬核和高速信号收发控制器的现场可编程门阵列(Field Programmable Gate s Array，FPGA)芯片，大部分功能由数字电路实现，采用球栅阵列BGA方式封装。光电转换裸芯片(包括VCSEL光源、PIN探测器)是以III-V化合物为基底的光器件，相应的驱动器和放大器由射频模拟电路实现。

欧盟EUROPRACTICE公司《MCM设计手册》第三版发表了一种多芯片组件技术原型工艺流程。该流程主要包括六个步骤：

1制造基板，按照掩模布局数据、Gerber钻孔数据等生产文件的要求，采用标准印制电路板工艺，制造基板。基板可以是印制电路板、厚膜陶瓷、薄膜陶瓷或者是带有互连图形的硅片。

2基板测试，依据基板测试数据进行基板测试。测试基板的电特性、机械特性、热特性是否符合要求。

3组装，将裸芯片或者初步封装后的芯片通过丝焊、倒装焊等方法与基板连接在一起，进行多芯片装配。

4测试，使用测试向量对多芯片装配后的电子系统进行性能测试。测试前面步骤的正确性。

5封装，采用合适的材料和工艺进行MCM芯片外封装，材料可以是金属、陶瓷、聚合物薄膜，封装工艺为标准QFP、BGA、PGA等。

6最终测试，按照设计目标，使用测试向量对封装后的MCM芯片进行最终测试。