[发明专利]贯通电极的形成方法与半导体基板

说明书

技术领域

本发明涉及半导体基板的贯通电极的形成方法，与具有贯通 电极的半导体基板。

背景技术

像也在下述的非专利文献1中记载的那样，在构成目前的高 度的电子系统的核心的半导体芯片中，相对外部的信号的接收发 送、电能的供给专门通过硅晶片的外面的金属电极而进行。在半 导体芯片和外部的连接中，广泛地采用使用较细的金属丝的引线 接合、采用焊锡隆起的倒装焊接。但是，为了实现电子设备的小 型化且高性能化，最近，人们强烈地要求更薄、占有面积小、高 密度地集成，进而可进行高速动作的半导体器件。

相对这些要求，在过去的连接法中，日益接近性能的极限， 出现了作为下一代的连接技术的在芯片的外面和内面的双面上具 有电极的结构，即，硅贯通电极(TSV：Through Silicon Via)。开 设通路的孔采用比如，深层反应离子蚀刻(D-RIE：Deep Reactive Ion Etching)。通路的直径比如在30～40μm的范围内，通路和硅 晶片通过约1μm厚度的CVD(Chemical Vapor Deposition)的SiO₂而绝缘。通路内部通过比如Cu填充，在外面侧和内面侧，连接用 的突起电极(焊球)由Cu、Au、焊锡等形成。导电体和芯片内的IC 电路通过布线层内的Al布线或芯片外面的Cu细布线连接。

下述的专利文献1公开了下述的方法，其中，通过光激励电 解研磨法，在硅基板上形成深宽比大的贯通孔，对其内壁进行氧 化处理，通过熔融金属回埋法填充金属，形成贯通电极。

下述的专利文献2公开了下述方法，在该方法中，在贯通基 板而形成，并且其中一个开口通过导电性薄膜封闭的细微孔中填 充导电性物质，形成贯通电极，在基板的导电性薄膜侧的面上设 置保持导电性薄膜的保护部件之后，从上述细微孔的另一开口填 充导电性物质。

下述的专利文献3公开了第1工序，其中，在半导体基板的 外面上形成第1绝缘膜，在内面上形成第2绝缘膜，在第2绝缘 膜上形成第1蚀刻终止层，该第1蚀刻终止层由其蚀刻率不同于 半导体基板的导电性部件形成；第2工序，其中，相对贯通电极 的形成对象部位进行蚀刻、形成凹部，直至第1蚀刻终止层；第3 工序，其中，将第1蚀刻终止层用作种子层，相对凹部通过采用 倒置(bottom up)生长的镀敷，形成贯通电极。

下述的专利文献4公开了下述的方法，其中，在具有非贯通 孔的基板上，具有导电性、体积小于非贯通孔的容积的导电材料 供给到基板的厚度方向一侧的外面部，将非贯通孔的开口部封闭， 使非贯通孔之外的空间的压力高于非贯通孔的压力，通过非贯通 孔内外的压差，将导电材料填充于非贯通孔中，反复进行这样的 填充操作，直至非贯通孔由导电材料充满，将基板的另一面后退 到导电材料在外方露出处，由此，稳定地形成导电性不产生偏差 的贯通电极。

在先技术文献

专利文献

专利文献1：日本特开2002-237468号公报

专利文献2：日本特开2004-200584号公报

专利文献3：日本特开2006-222138号公报

专利文献4：日本特开2006-294814号公报

非专利文献

非专利文献1：表面技術Vol.58(2007)，No.12「3次元チツプ 積層のためのシリコン貫通電極(TSV)の開発動向」傅田精一

发明内容

在上述专利文献1和2那样的采用熔融金属的方法的场合， 即使在熔融金属为焊锡等的熔点低的金属的情况下，仍必须在维 持数百度程度的高温气氛的状态，对熔融金属进行处理(参照图 16(A))，工序和装置容易变得复杂。在像上述专利文献3那样，通 过镀敷形成贯通电极的场合，为了进行镀敷生长，生产周期变长。 在专利文献4中，导电材料采用导电膏，但是，在导电膏中，混 合金属粉和溶剂，由此，具有贯通孔内的金属密度低(参照图16(B)) 的问题。另外，仅仅在贯通孔的内壁上形成导电体的方法(参照图 16(C))也是普通的，但是，最好不采用该方法，因为电极的截面积 小，比如，在重视直流电阻的场合(比如，电源线)，产生损失。