[发明专利]管线式微处理器以及快速执行条件分支指令的方法

权利要求书

1.一种管线式微处理器，其特征在于，包括：

一控制暂存器，用以储存影响上述管线式微处理器的运作 的一控制值；

一指令集架构，包括根据储存于上述控制暂存器的上述控 制值指定一分支条件的一条件分支指令，其中上述指令集架构 还包括更新上述控制暂存器中的上述控制值的一序列化指令， 且上述管线式微处理器用以使用上述序列化指令之前的多个指 令完成对多个旗标、多个暂存器以及一存储器的所有修改，以 及用以在提取并执行上述序列化指令的下一个指令之前泄流所 有缓冲的存储器写入；

多个执行单元，耦接于上述控制暂存器，用以响应上述序 列化指令而更新上述控制暂存器中的上述控制值；以及

一提取单元，耦接于上述控制暂存器，用以根据储存于上 述控制暂存器中的上述控制值提取、解码以及无条件地、正确 地解析并引退上述条件分支指令，而不将上述条件分支指令配 送至上述执行单元进行解析。

2.根据权利要求1所述的管线式微处理器，其特征在于， 还包括：

一通用暂存器，耦接于上述执行单元，用以储存一第二数 值，

其中上述指令集架构还包括根据储存于上述通用暂存器中 的上述第二数值指定一第二分支条件的一第二条件分支指令，

其中上述提取单元还用以根据储存于上述通用暂存器中的 上述第二数值提取并解码上述第二条件分支指令，以及将上述 第二条件分支指令配送到上述执行单元进行解析。

3.根据权利要求1所述的管线式微处理器，其特征在于， 上述条件分支指令不论上述执行单元是否已响应上述序列化指 令更新上述控制暂存器中的上述控制值，都根据储存于上述控 制暂存器中的上述控制值指示上述管线式微处理器无条件地、 正确地解析并引退上述条件分支指令。

4.根据权利要求1所述的管线式微处理器，其特征在于， 上述管线式微处理器还用以在由上述管线式微处理器所执行的 一微码例行程序中执行上述序列化指令，其中上述微码例行程 序包括在上述微码例行程序的程序顺序上位于一更新指令之后 的一清除指令，上述更新指令以上述序列化指令所指定的一数 值更新上述控制暂存器中的上述控制值，上述清除指令把在上 述微码例行程序的程序顺序上位于上述清除指令之后的所有指 令从上述管线式微处理器的一管线中清除掉。

5.根据权利要求1所述的管线式微处理器，其特征在于， 上述条件分支指令包括于一使用者程序中，上述使用者程序储 存在耦接于上述管线式微处理器的一系统存储器中。

6.根据权利要求1所述的管线式微处理器，其特征在于， 上述条件分支指令包括于一微码例行程序中，上述微码例行程 序储存在上述管线式微处理器的一微码存储器中。

7.根据权利要求1所述的管线式微处理器，其特征在于， 上述控制暂存器中的上述控制值控制以下之一：

上述管线式微处理器是否运作于使用上述管线式微处理器 的多个存储器保护设备的一模式；

上述管线式微处理器是否运作于一存储器分页模式；

上述管线式微处理器是否自动执行多个存储器参照的校准 检查；以及

上述管线式微处理器的多个虚拟主机延伸是否致能。

8.根据权利要求1所述的管线式微处理器，其特征在于， 上述控制暂存器为一特定模块暂存器、一描述符表暂存器及一 操作暂存器其中之一。

9.根据权利要求1所述的管线式微处理器，其特征在于， 上述序列化指令具有以下特征之一：

将上述管线式微处理器的一快取存储器无效化；

将上述管线式微处理器的一转译后备缓冲器的一项目无效 化；以及

将上述管线式微处理器从一系统管理模式中恢复。