[发明专利]一种超低介电常数的微波介质陶瓷材料

说明书

技术领域

本发明涉及一种微波介质陶瓷材料，具体为一种超低介电常数微波介 质陶瓷材料，通过调整材料成分或烧结工艺参数，还可以使其为负收缩率 或零收缩率。该微波介质陶瓷材料不仅适用于制造高集成度微波通信基板， 还能用于制造高品质微带天线和天线罩等重要元器件。

背景技术

随着工作频率逐渐向高频端扩展，特别是进入毫米波时代后，传统基 板材料与电极之间存在交叉耦合(Cross-Coupling)的现象，且信号延迟时 间明显增加，这严重制约了毫米波高速信号通信系统的开发与应用。为了 解决上述问题，必须采用具有低介电常数的微波介质材料，但目前介电常 数小于5且具有优越综合性能的超低介电常数微波介质材料非常少，因此 研究制备出超低介电常数微波介质材料具有非常重要的意义。

同时，人们对通信产品小型化、多功能和可靠性要求的日益提高，各 种电子元器件必须同时集成在同一微小的基片上。通常，在基片生坯上需 要完成电极印刷、打孔或开槽等工序，然后将单层或多层生坯基片叠层在 高温下保温烧结，形成定位精确、性能可靠，能满足多功能化要求的高集 成模块。

众所周知，材料经过高温烧结成陶瓷后通常存在15～20％的收缩率， 这给材料基片上元器件精确定位带来巨大困难。Torsten Rabe等发现当陶瓷 基片的收缩率为0.5％时，在8in×8in尺寸范围内沿x和y方向上的不确定 度为100μm。因此，需要基片材料在烧结前后的尺寸几乎没有发生变化 (＜0.5％)，这就是所谓的零收缩。

鉴于材料通常具有正收缩率，因此必须通过研究合适的制备工艺才能 实现材料的零收缩。目前常见的零收缩工艺包括限制烧结(Constrained Sintering)和自限制烧结(Self-Constrained Sintering)，前者是通过外压力或表 层的牺牲基板(Sacrificial Tape)来抑制中间层生坯材料在烧结过程中的收缩 行为，后者是利用层间对称分布且致密化温度范围不相交的生坯材料在烧 结过程中自我约束、相互制约收缩的行为来保证多层材料的零收缩。但若 材料自身具有很大的收缩率，那么无论采用哪种零收缩烧结工艺，都有可 能在陶瓷表面出现分布不均匀的气孔甚至裂纹，直接导致材料失效。因此， 必须研制出收缩率小的材料体系，但在纷繁复杂的正收缩材料家族中，若 能寻找到具有负收缩率的材料体系与之相复合，就有望实现上述目标。

发明内容

本发明的目的在于提供一种超低介电常数的微波介质陶瓷材料，该材 料的介电常数小于5；本发明进一步的目的在于提供一种负收缩率或零收缩 率的超低介电常数微波介质陶瓷材料。

为实现发明目的，本发明所采用的技术方案是：

超低介电常数微波介质陶瓷材料，由 (1-x)MO-0.5xNa₂O-(1-0.5x)Al₂O₃-(2+x)SiO₂构成，其中MO为BaO或SrO， 0≤x≤0.6。

为实现进一步的发明目的，本发明所采用的改进的技术方案是：

当x＝0时，不预烧或预烧温度小于1100℃、烧结温度为1450～1525℃， 保温后能获得负收缩率陶瓷材料。

当x＝0.4时，当MO为BaO时，不预烧，经1050℃保温10小时或经 1100℃保温3小时后获得零收缩率陶瓷材料。

当x＝0.4时，当MO为SrO时，不预烧，经1000℃保温10小时或经 1050℃保温10小时后获得零收缩率陶瓷材料。

本发明的陶瓷材料体系中Na₂O为烧结助剂，主要作用是降低本发明材 料的烧结温度，使材料能在小于1100℃的温度下进行烧结，烧结后的陶瓷 体晶粒生长均匀，具有高致密度，且介电常数小于5，使其适用于制造片式 叠层结构器件。

采用本发明改进的技术方案，通过改变Na₂O添加剂含量和烧结工艺参 数来控制收缩率大小，最终实现材料的零收缩。

具体实施方式

下面通过借助实施例更加详细地说明本发明，但以下实施例仅是说明 性的，本发明的保护范围并不受这些实施例的限制。

实施例1