[发明专利]具有多个功率模式的均步信号传输系统

权利要求书

1.一种集成电路存储器设备，包括：

时钟输入，用于接收第一时钟信号；

时钟接收器，用于接收所述第一时钟信号；

信号传输电路，用于从所述时钟接收器接收所述第一时钟信号，以及用于响应于所述第一时钟信号的转变从所述集成电路存储器设备输出数据信号，所述第一时钟信号具有针对以所述数据信号传达的数据的每个位的相应转变；以及

控制电路，用于响应于来自存储器控制器的控制信号而禁用所述时钟接收器的操作。

2.根据权利要求1所述的集成电路存储器设备，其中以所述数据信号传达的数据的每个位在相应的位时间内在所述集成电路存储器设备的输出处有效，并且所述数据信号与所述第一时钟信号之间的相位偏移被允许漂移至少所述位时间。

3.根据权利要求1所述的集成电路存储器设备，其中所述第一时钟信号接收自所述存储器控制器。

4.根据权利要求1所述的集成电路存储器设备，进一步包括：

命令接口，用于接收从所述存储器控制器向所述存储器设备传达存储器访问请求的一个或多个命令信号；以及

命令信号接收器，用于放大所述一个或多个命令信号，其中用于响应于来自所述存储器控制器的所述控制信号而禁用所述时钟接收器的操作的所述电路包括：用于响应于所述控制信号而禁用所述命令信号接收器的操作的电路。

5.根据权利要求1所述的集成电路存储器设备，其中所述时钟接收器包括电流源，用于建立偏置电流，并且所述控制电路包括用于禁用所述偏置电流的流动的电路。

6.根据权利要求1所述的集成电路存储器设备，进一步包括：

多个接收器，用于接收经由多个数据链路接收的相应数据信号；并且

其中所述控制电路包括用于在第一间隔期间使得所述接收器进入降低功率模式的电路，在所述第一间隔中没有数据信号要经由所述数据链路接收。

7.根据权利要求6所述的集成电路存储器设备，进一步包括：

多个发射器，用于经由所述多个数据链路输出相应的数据信号，所述多个发射器包括所述信号传输电路，用于从所述时钟接收器接收所述第一时钟信号以及用于输出数据信号；并且

其中所述控制电路包括用于在第二间隔期间使得所述发射器进入降低功率模式的电路，在所述第二间隔中没有数据信号要经由所述数据链路输出。

8.根据权利要求6所述的集成电路存储器设备，其中所述控制电路包括：用于禁用所述接收器内的偏置电流以在所述第一间隔期间使得所述接收器进入降低功率模式的电路。

9.根据权利要求6所述的存储器设备，进一步包括命令接口，用于接收以下存储器访问命令，包括：(i)存储器写入命令，所述命令指示在其中数据信号要经由所述数据链路在所述存储器设备内接收并且要在所述接收器内放大的对应间隔，以及(ii)存储器读取命令，所述命令指示在其中数据信号要在所述发射器内放大并且要经由所述数据链路从所述存储器设备输出的对应间隔。

10.根据权利要求9所述的存储器设备，其中用于在第一间隔期间使得所述接收器进入降低功率模式的所述控制电路包括：

用于在没有接收到与所述第一间隔对应的存储器写入命令时使得所述接收器进入降低功率模式的电路。

11.根据权利要求10所述的存储器设备，其中用于在第二间隔期间使得所述发射器进入降低功率模式的所述控制电路包括：

用于在确定没有接收到与所述第一间隔对应的存储器读取命令时使得所述发射器进入降低功率模式的电路。

12.一种存储器控制器，包括：

功率模式逻辑，用于选择时钟生成电路来向存储器设备输出第一时钟信号；

驱动器电路，用于向存储器设备输出第一定时信号，所述第一定时信号用于定时数据信号从所述存储器设备向所述存储器控制器的发射；

控制电路，用于在其中没有数据信号要经由所述数据链路接收的第一间隔期间使得所述接收器进入降低功率模式，以及在其中没有数据信号要经由所述数据链路输出的第二间隔期间使得所述发射器进入降低功率模式；并且

其中以所述输出数据信号传达的数据的每个位在相应的位时间内在所述集成电路存储器设备的输出处有效，并且所述输出数据信号与所述第一时钟信号之间的相位偏移被允许漂移至少所述位时间。

13.根据权利要求12所述的存储器控制器，其中所述控制电路包括：用于在存储器访问操作之间的空闲期禁用所述第一定时信号的切换以降低所述存储器设备内的功耗的电路。