[发明专利]用于集成无电容器存储器单元与逻辑的方法及结构

说明书

相关申请案交叉参考

本申请案主张对2008年12月18日提出申请的名称为“用于集成无电容器存储器单元与逻辑的方法及结构(Method and Structure for Integrating Capacitor-Less Memory Cell With Logic)”的第12/338,404号美国专利申请案的申请日期的权益。

技术领域

在各种实施例中，本发明大体来说涉及用于在共用衬底上制作存储器单元及逻辑装置的方法。更具体来说，本发明的实施例包含一种制作方法，其中：在衬底的作用表面上形成逻辑装置，在所述逻辑装置上方形成半导体材料，且在所述半导体材料上形成所谓的“无电容器”存储器单元。另外，本发明的实施例包括集成电路，其中至少一个无电容器存储器单元位于逻辑装置上方，而且存储器单元的多层级阵列位于包括逻辑的衬底上方。

背景技术

组件的较高性能、较低成本、增加的小型化及半导体装置的较大封装密度正成为电子行业的目标。半导体装置的两个显著类别为逻辑与存储器。逻辑装置(传统上，将其组合形式称为微处理器)主要用于处理信息。另一方面，存储器装置用于信息存储。传统上，尽管实质上在所有电子系统(例如计算机及类似物)中存在此两种装置类型，但其一直制造于单独的集成电路上，且仅在卡或板层级处连接。此是由于制造工艺、成本考虑、规模经济的差异，以及在共用衬底上制作不同装置结构的其它困难。

半导体行业的趋势已使得在同一集成电路上结合存储器与逻辑更为期望且可行。通常，在此些结构中，存储器单元与逻辑装置并排形成于共用衬底上的单个平面中。此些集成电路详细描述于(举例来说)颁予刘(Yoo)等人的美国专利5,719,079，标题为“通过硅化物工艺以逻辑制作具有高密度4T SRAM的半导体装置的方法(Method of Making a Semiconductor Device Having High Density 4T SRAM in Logic with Salicide Process)”；颁予黄(Huang)的第6,353,269号美国专利，标题为“用于制作与逻辑电路处理兼容的成本高效嵌入式DRAM结构的方法(Method for Making Cost-Effective Embedded DRAM Structures Compatible with Logic Circuit processing)”；颁予卡吉他(Kajita)的第6,573,604号美国专利，标题为“在芯片上承载存储器及逻辑电路的半导体装置及其制造方法(Semiconductor Device Carrying Memory and Logic Circuit on a Chip and Method of Manufacturing the Same”)；及颁予道尔(Doyle)的第2008/0157162号美国专利申请公开案，标题为“组合浮体单元与逻辑晶体管的方法(Method of Combining Floating Body Cell and Logic Transistors)”。

具有并排定位于同一衬底上的存储器与逻辑的这些集成电路存在若干缺点。举例来说，当前技术水平的多核微处理器在单个衬底上可具有4或16个处理器。每一处理器要求所述区域的显著部分或所述衬底的作用表面上的“面积”由相关联存储器占据，因此需要大于期望半导体衬底的衬底，或者，换句话说，在给定大小的衬底上存在不期望的低数目的处理器。另外，在所述衬底上布置各种处理器可存在结构限制，以使得每一处理器在不会不必要地消耗面积或利用不期望的信号长度的情况下对存储器进行充分存取。此外，尽管SRAM传统上为与逻辑装置集成的存储器，但由于每个单元所需组件的数目，SRAM结构并未提供良好的电路密度。SRAM制作工艺与逻辑装置的制作工艺兼容，然而，整个工艺流程是效率低下的。

另外，由于在已经包括逻辑及与其相关联的金属化的衬底上形成存储器时所利用的高温，原本可用于将存储器与逻辑组合的常规制作技术是不切实际的。

因此，需要可在共用衬底上形成存储器与逻辑同时最小化所述衬底上所需作用区域的量且维持存储器的效率及逻辑对所述存储器的可存取性的工艺。

发明内容

一实施例包括一种用于制作集成电路的方法。所述方法包括：制作包括逻辑且具有作用表面的晶片；将半导体材料安置到所述晶片的所述作用表面上；及在所述半导体材料上制作至少一个无电容器存储器单元。