[发明专利]高压斜角刻蚀方法

说明书

交叉引用相关申请

本申请依据美国法典35§119要求申请号为61/138,357，名称为“HIGH PRESSURE BEVELETCH PROCESS”，申请日为2008年12月17日的美国临时申请的优先权，该美国临时申请的全部内容在此引入以作参考。

发明内容

本文公开了一种在斜角刻蚀机中在无击穿条件下斜边(bevel edge)刻蚀半导体的方法，在该刻蚀机中半导体衬底支撑于半导体衬底支座上。无击穿意指在斜角刻蚀过程完成后，在10000个晶片中不超过1个呈现出击穿破坏。该方法包括将斜角刻蚀机排空至压强为3托尔到100托尔且保持可视于该晶片的RF电压处于击穿会发生的临界值之下；使工艺气体流入斜角刻蚀机中；在半导体衬底的边缘(periphery)将工艺气体激发为等离子体；和用该等离子体斜角刻蚀该半导体衬底。

附图说明

图1为依据一种具体实施方式的斜角刻蚀机的剖面示意图。

图2为依据VCI电压测量示出了无击穿工艺条件的图表。

具体实施方式

斜角清洁模块(斜角刻蚀机)，例如，由加拿大菲蒙市的兰姆研究公司(Lam Research Corporation)制造的2300CORONUS^TM产品，应用边缘约束等离子体技术移除晶片边缘的薄膜。对于65nm及其以下的技术而言，器件产量限制的主要来源来自于从晶片边缘转移的瑕疵。在器件的图案化过程中，薄膜沉积、光刻、刻蚀和化学机械抛光的复杂相互作用导致在晶片边缘出现宽范围的不稳定薄膜堆叠。在随后的步骤中，这些薄膜层能够引起瑕疵，该瑕疵被传输到晶片的器件区。在集成流中在选定的点移除这些薄膜导致瑕疵的减少和更高的器件产量。因此，在器件制造工艺中，由边缘约束等离子体在许多步骤上提供对晶片边缘堆积的控制。

斜角被刻蚀的晶片可在灵敏的后段制程(BEOL)晶片上显示宏击穿，微击穿，表面电荷和放电问题。已发现晶片的RF电压与击穿的可能性具有对应关系。如此处所公开的，对于给定电极功率设定在晶片上所见的RF电压(通过VCL探针测量)可通过提高等离子体室中的压强而减小。因此，在更高的压强体制中，可能依据功率设定和气体化学过程扩宽处理窗以避免击穿问题。RF电压优选维持在临界值之下，该临界值取决于器件结构或者晶片对击穿的敏感度。

斜角刻蚀机200中的等离子体处理，例如，要从半导体衬底移除斜边堆积，可以包含用含有氟的等离子体刻蚀该斜边。半导体衬底可以包含，例如由铜后段制程(BEOL)波纹处理制得的晶片。该半导体衬底可以具有约300mm的直径。该半导体衬底可以包含斜边部分(例如相当于约2mm宽)，该斜边部分环绕多层集成电路(IC)的器件结构，该集成电路的器件结构在该斜边内部的包含暴露的铜。该暴露的铜表面可以包含在整个晶片的含钽种子层上的铜表面。

现在参考图1，图1示出了依据于一种具体实施方式用于清洁衬底218的斜边的衬底刻蚀系统或斜角刻蚀机200的剖面示意图，如已公开在公布号为2008/0182412的共同转让美国专利申请中，该公布的专利申请通过引用被包含于此。

斜角刻蚀机200通常具有(但不限于)轴对称的形状，简洁起见，图1中仅示出了侧截面视图的一半。如所描述的，该斜角刻蚀机200包括：设置有门或闸242的室壁202，衬底218通过门或闸242装载/卸载；上部电极组件204；支座208，上部电极组件204悬挂于该支座208；和下部电极组件206。精密的驱动装置(图1中未示出)被附于该支座208用于将上部电极组件204上下移动(在双重箭头指示方向上)以便该上部电极组件204和该衬底218之间的间隙得到精确地控制。