[发明专利]腔室等离子清洁制程方法

说明书

技术领域

本发明的实施例属于半导体制程领域，且特别是半导体制程设备的清洁方法。

背景技术

在过去数十年间，集成电路中的特征的大小变化已经成为逐渐成长的半导体业的驱动力。改变为越来越小的特征可在半导体芯片的有限土地(real estate)上增加功能单元的密度。举例而言，缩减晶体管尺寸可在芯片上并入较多数量的内存或逻辑装置，使产品制造具有较高产量。然而，逐增的产量并非没有问题的。对于组件之间临界尺寸变化的容限度已变得非常受限了。因此，在用于制造装置的制程步骤中的任何不完美都会不能接受地影响装置的性能。

低制程变化的迫切需求已对设备制造商带来实质负担。除了要解决高产量的需求外，制程工具也必须要呈现高度的晶圆间均匀性以及生产晶圆批次的逐次运转间(run-to-run)一致性。因此，设备制造商通常需要顾客执行非常详细且耗时的预防性维护(PM)方案，以确保晶圆间与逐次运转间的均匀性及一致性。然而，在需要长的工具闲置时间时，这种PM方案会实质上影响制程工具的产率。这会在半导体制造生产线中导致无法容许的延迟。

发明内容

本发明的实施例包括一种用于对制程工具中的腔室进行等离子体清洁的方法。在一个实施例中，将衬底(例如，晶元)放置在其中具有污染物组的制程腔室中的卡盘上。之后在该制程腔室中执行等离子体制程，以将该污染物组转移到衬底的上表面上。从该制程腔室移除其上具有该污染物组的衬底。在特定实施例中，该污染物组包括颗粒，例如但不限于金属颗粒和电介质颗粒。在另一个特定实施例中，等离子体制程是约在5-50mTorr的压力范围下实施的低压等离子体制程。

在另一个实施例中，放置衬底以覆盖其中具有一污染物组的制程腔室中的卡盘的上表面。在该制程腔室内进行第一等离子体制程以将污染物组转移到衬底的上表面上。接着将其上具有该污染物组的衬底从制程腔室中移除。当衬底位于制程腔室中时，在该制程腔室中进行第二等离子体制程以干燥(season)该制程腔室。当该卡盘的上表面暴露时，在制程腔室内进行第三等离子体制程。

另一个实施例包括一种用于操作蚀刻制程工具的方法。在制程腔室中的卡盘上提供第一衬底。在该制程腔室中，利用第一等离子体制程蚀刻第一衬底。这种蚀刻在该制程腔室中提供污染物组。之后从该制程腔室移除第一衬底。之后放置第二衬底以覆盖该制程腔室中的卡盘的上表面。在该制程腔室中进行第二等离子体制程，以将污染物组转移到第二衬底的上表面上。从该制程腔室移除其上具有污染物组的第二衬底。当卡盘的上表面暴露时，在该制程腔室内进行第三等离子体制程。

附图说明

图1说明根据本发明的实施例的等离子体制程腔室的截面图。

图2绘示了根据本发明的实施例的蚀刻制程的临界尺寸(CD)与腔室运转时间的函数关系的图。

图3是流程图，其说明了根据本发明的实施例的对制程工具中的腔室进行等离子体清洁的方法的操作流程。

图4A是说明根据本发明的实施例的等离子体制程腔室的截面图，该等离子体制程腔室内具有在其中由第一等离子体制程蚀刻的第一衬底(例如晶圆)，其中该蚀刻在该制程腔室中提供污染物组。

图4B是说明根据本发明的实施例的等离子体制程腔室的截面图，该等离子体制程腔室中具有暴露至其中的第二等离子体制程的第二衬底(例如晶圆)，其中该等离子体制程将该污染物组转移至该第二衬底的上表面。

图4C是说明根据本发明的实施例的等离子体制程腔室的截面图，该等离子体制程腔室中不具有衬底，其中在该等离子体制程腔室中实施第三等离子体制程。

图5是流程图，其说明根据本发明的实施例的操作蚀刻制程工具的方法的操作流程。

图6是说明根据本发明的实施例的示例多频率蚀刻系统的截面图，在该多频率蚀刻系统中可进行腔室等离子体清洁制程。

具体实施方式

描述了一种用于对制程工具中的腔室进行等离子体清洁的方法。在下述说明中，提出了各种特定细节(例如等离子体条件和材料配比)以提供对本发明的全面了解。该领域技术人员应知，也可以在不具有这些特定细节的情况下实施本发明。在其它例子中，并不详细说明公知的特征(例如半导体衬底制造技术)，以避免不必要地混淆本发明。此外，应了解图式中所绘示的各种实施例仅作为描述性示例，且其并未按比例绘制。