[发明专利]NMOS晶体管具有凹陷的漏极与源极区而PMOS晶体管的漏极与源极区具有硅/锗材料的CMOS器件

权利要求书

1.一种半导体器件(100)，包括：

N沟道晶体管(150B)，形成在衬底(101)之上，该N沟道晶体管(150B)包括位于半导体材料(103)中的漏极与源极区域(158)，该漏极与源极区域(158)具有凹陷的表面部分(112S)，其中，相较于由该N沟道晶体管(150B)的栅极绝缘层(153)的表面所定义的高度(112H)，该凹陷的表面部分位于较低的高度(H)；

P沟道晶体管(150A)，形成在该衬底(101)之上，并包括漏极与源极区域(158)，该P沟道晶体管(150A)的该漏极与源极区域(158)包括应变诱发部分，所述应变诱发部分包括半导体合金(157)；

第一应变诱发层(120B)，形成在该N沟道晶体管(150B)之上，该第一应变诱发层(120B)诱发该N沟道晶体管(150B)的沟道区域(153)中的第一类型的应变；以及

第二应变诱发层(120A)，形成在该P沟道晶体管(150A)之上，该第二应变诱发层(120A)诱发该P沟道晶体管(150A)的沟道区域(153)中的不同于该第一类型的应变的第二类型的应变。

2.如权利要求1所述的半导体器件(100)，其中，该凹陷的表面部分(112S)自形成在该N沟道晶体管(150B)的栅极电极(151)的侧壁上的间隔件结构(160)横向偏移(112D)。

3.如权利要求1所述的半导体器件(100)，进一步包括金属硅化物材料(159)，该金属硅化物材料(159)形成在该凹陷的表面部分(112S)上，且该金属硅化物材料(159)沿着该横向偏移(112D)延伸至该侧壁间隔件结构(160)。

4.如权利要求3所述的半导体器件(100)，其中，埋藏绝缘层(102)形成在该半导体材料(103)之下，且其中，通过该半导体材料(103)与该金属硅化物材料(159)的至少其中之一，将该第一应变诱发层(120B)与在该N沟道晶体管(150B)的该漏极与源极区域(158)处的该埋藏绝缘层(102)分离。

5.如权利要求4所述的半导体器件(100)，其中，该第一应变诱发层(120B)与在该N沟道晶体管(150B)的该漏极与源极区域(158)处的该埋藏绝缘层(102)接触。

6.如权利要求1所述的半导体器件(100)，其中，该P沟道晶体管(150A)的该漏极与源极区域(158)相对于由该P沟道晶体管(150A)的栅极绝缘层(152)所定义的高度(H)定义非凹陷的漏极与源极配置。

7.一种方法，包括下列步骤：

在自第一晶体管(150A)的栅极电极(151)横向偏移的含硅半导体层(103)的多个第一凹陷(107)中选择性地形成半导体合金(157)；

对于该第一晶体管(150A)与第二晶体管(150B)形成漏极与源极区域(158)；

在该第二晶体管(150B)的漏极与源极区域(158)中选择性地去除该含硅半导体层(103)的材料，同时掩膜该第一晶体管(150A)与该第二晶体管(150B)的栅极电极(151)；以及

在该第一晶体管(150A)之上形成第一应变诱发层(120A)，而在该第二晶体管(150B)之上形成第二应变诱发层(120B)。

8.如权利要求7所述的方法，进一步包括形成该第一与第二晶体管(150A、150B)的该栅极电极(151)以在该栅极电极(151)的顶部表面上设置盖层(154A、154B)，并当选择性地去除该含硅半导体层(103)的材料时，维持在该第二晶体管(150B)的栅极电极(151)上的该盖层(154B)。

9.如权利要求8所述的方法，进一步包括在该第一与第二晶体管(150A、150B)之上形成蚀刻终止层(104)，在该蚀刻终止层(104)之上形成掩膜层(108)，掩膜该第二晶体管(150B)并执行蚀刻工艺(106)以在该第一晶体管(150A)的栅极电极(151)的侧壁上形成间隔件组件(105A)。

10.如权利要求9所述的方法，进一步包括通过执行蚀刻程序(106)同时利用该间隔件组件(105A)与在该第一晶体管(150A)的栅极电极(151)上的该盖层(154A)作为蚀刻掩膜，而形成该第一凹陷(107)。