[发明专利]基于纳米晶浮栅结构的多值非挥发性存储器的存储方法

说明书

技术领域

本发明涉及存储器技术领域，尤其涉及一种基于纳米晶浮栅结构的多值非挥发性存储器的存储方法。

背景技术

近年来，集成电路中存储器的增长速度已超过逻辑电路，存储器占芯片面积的比例已由1999年的20％增至2005年的71％，而逻辑电路则由1999年的66％降到2005年的16％。在存储器产品中，市场需求增长最快的是非挥发性存储器。闪存(Flash Memory)作为非挥发性存储器的典型器件目前已广泛应用于U盘、MP3播放器及手机等多种手持移动存储电子产品中。然而目前广泛被工业界所采用的闪存器件结构在向纳米特征尺寸发展的同时，在存储时间和功耗等方面面临着严峻的挑战。

基于纳米晶的浮栅非挥发性存储器采用的是一种分立存储机制，电荷被存储在独立的纳米晶粒上，纳米晶粒之间是被介质层隔开的，这样避免了由于隧穿层上的缺陷导致整个器件信号丢失的情况，增强了电荷保持能力。

图1为现有技术纳米晶浮栅存储器的截面示意图，参照图1，纳米晶浮栅存储器包括：非均匀掺杂半导体衬底；淀积隧穿氧化层，LPCVD沉积纳米晶颗粒，淀积控制氧化层和多晶硅栅极；在半导体衬底中掺杂形成源极和漏极，轻掺杂漏；互联金属层，硅衬底为p型低阻值(100)晶向的衬底，(100)即晶向方向，是硅晶体常见的晶向方向，在此方向的衬底，可以实现表面态数量最少，对器件的电学性能影响最小。在该衬底上通过积淀和生长形成本机构所需的堆栈层。“本机构”即图1所示的结构，即纳米晶非挥发存储器的整体结构。其中SiO₂/Nano Si/SiO₂为关键的二氧化硅隧穿层、纳米晶层和控制氧化层3层堆栈结构。轻掺杂漏(LDD)在该堆栈层下方，起到组织热载流子的作用，从而保证器件的安全。源端和漏端分别在轻掺杂漏(LDD)两端，提供沟道所需的电子。将具有上述结构的存储单元的栅极连成一行(字线)，再将源端和漏端分别连成一列(位线)，就形成了一个阵列结构，分别向字线和位线上加电压，就可以实现存储器的编程、擦除或读取操作。图2a为现有技术纳米晶浮栅存储器的阵列结构示意图，其中WL₁~WLn是字线，BL₁~BLn是位线，SL₁~SLn是源端线，左右两端分别为两个参考单元，提供读取时候的参考电压来区分“0”和“1”，E-ref和P-ref分别是参考电压输入的断点。图2b为现有技术纳米晶浮栅存储器的操作表，其中Vbl，Vsl，Vwl，Vsub分别为向位线、源端线、字线和衬底加的电压。可以看出，由于纳米晶的分离存储特性，所以传统的操作方式只能在漏端注入电子，电子也大都存储在漏端，这就大大限制了纳米晶存储器高效率编程的效果以及读取方式。

发明内容

为了解决上述的技术问题，提供了一种基于纳米晶浮栅结构的多值非挥发性存储器的存储方法，其目的在于，提高基于纳米晶浮栅结构的存储器的存储量，降低制造基于纳米晶浮栅结构的存储器的成本。

本发明提供了一种基于纳米晶浮栅结构的多值非挥发性存储器的存储方法，包括：

在基于纳米晶浮栅结构的多值非挥发性存储器的字线施加第四电压，在基于纳米晶浮栅结构的多值非挥发性存储器的位线施加第三电压，并在基于纳米晶浮栅结构的多值非挥发性存储器的源端线施加第一电压，以在选中的存储器中存储二进制数据10；

在基于纳米晶浮栅结构的多值非挥发性存储器的字线施加第四电压，在基于纳米晶浮栅结构的多值非挥发性存储器的位线施加第一电压，并在基于纳米晶浮栅结构的多值非挥发性存储器的源端线施加第三电压，以在选中的存储器中存储二进制数据01；

先在基于纳米晶浮栅结构的多值非挥发性存储器的字线施加第四电压，在基于纳米晶浮栅结构的多值非挥发性存储器的位线施加第三电压，并在基于纳米晶浮栅结构的多值非挥发性存储器的源端线施加第一电压；然后在基于纳米晶浮栅结构的多值非挥发性存储器的字线施加第四电压，在基于纳米晶浮栅结构的多值非挥发性存储器的位线施加第一电压，并在基于纳米晶浮栅结构的多值非挥发性存储器的源端线施加第三电压，以在选中的存储器中存储二进制数据00；或

在基于纳米晶浮栅结构的多值非挥发性存储器的字线施加第五电压，在基于纳米晶浮栅结构的多值非挥发性存储器的位线施加第一电压，并在基于纳米晶浮栅结构的多值非挥发性存储器的源端线施加第一电压，以在选中的存储器中存储二进制数据11。

第一电压为0V，第三电压为3.5V，第四电压为6V，第五电压依据下述电压值依次变化：-10V、-12V和-14V。

本发明提供了一种读取存储数据的方法，