[发明专利]一种时钟信号检测电路及异常时钟信号检测方法

说明书

(一)技术领域：

本发明涉及一种信号检测电路及信号检测方法，尤其是一种时钟信号检测电路及异常时钟信号检测方法。

(二)背景技术：

作为用于检测时钟异常的常规技术，存在下面两个具有代表性的文献：

【专利文献1】日本特开平09-244761号公报

该专利，利用从外部振荡器提供的参考时钟，监测在预定的检测周期内是否存在时钟边沿，当在监测周期中没有发现时钟边沿时，则判定发生了时钟异常，从而产生特定逻辑值的时钟异常输出信号。之后，当在检测周期内发现至少一个时钟边沿时，解除该时钟异常输出信号。

【专利文献2】US005926042A

该专利，如图1所示，在利用一个恒定的速率对电容放电的同时，产生一个大小与频率相关的电流源对电容充电。如果充电速度大于放电速度，则电容器最终充满电，电路产生时钟正常输出信号；如果充电速度小于放电速度，则电容器上电荷最终被放光，电路产生时钟异常输出信号。

【专利文献1】只适用于存在参考时钟的情况，【专利文献2】不需要参考时钟，但它只适用于输入时钟信号频率较高的场合：如图一所示，判断阈值频率值(Fth)设置为平均充电电流(Iave)等于放电电流(Idisch)的输入时钟信号频率(Fclock)乘以每个脉冲宽度(Tpulse)期间电容上充电的电荷量(Qpulse)，即Iave＝Qpusle·Fclock＝(Ich·Tpulse)·Fclock，所以判断阈值频率值

Fth=IdischIch·1Tpulse,]]>

假设脉冲宽度Tpulse＝5ns，设置充电电流与放电电流比为20∶1时，判断阈值频率值Fth＝10MHz；设置充电电流与放电电流比为4∶1时，判断阈值频率值Fth＝50MHz。出于电流精度和系统功耗的折中考虑，【专利文献2】不适用于输入时钟信号频率较低的场合。

(三)发明内容：

本发明的发明目的在于设计一种时钟信号检测电路及异常时钟信号检测方法，它可以克服现有技术的不足，是一种判断阈值频率值较低，功耗低，占用芯片面积小，易于集成和实现的电路，且检测方法简单，易于操作。

本发明的技术方案：一种时钟信号检测电路，其特征在于它是由时钟边沿提取单元、基本定时单元、计数器单元、连续信号产生单元和逻辑控制单元组成；其中，所说的时钟边沿提取单元的一个输入端接收时钟信号clk，另一输入端与计数器单元的输出端连接，其输出端与基本定时单元的输入端以及逻辑控制单元的输入端连接；所说的基本定时单元的另一输入端与逻辑控制单元的输入端连接，其输出端与计数器单元的输入端连接；所说的计数器单元的输出端与连续信号产生单元的输入端连接；所说的连续信号产生单元的输出端输出时钟异常信号；所说的逻辑控制单元的输出端分别与计数器单元的输入端和连续信号产生单元的输入端连接。

一种异常时钟信号检测方法，其特征在于它是由以下步骤构成：

①时钟边沿提取步骤，当时钟边沿提取单元接收到时钟信号后，即会在每个时钟上升沿和下降沿均产生一个宽度为Tpulse的时钟脉冲；

②基本定时单元产生步骤，由电流Ich与电容C产生的延时，其宽度为Tc，作为一个基本时间单位；

③计数步骤，用于对已产生的基本时间单位Tc实现整数倍乘、并队该信号进行放大；

④连续信号产生步骤，用于当输入时钟信号频率下降到判断阈值频率值后，将前述电路产生的非连续信号转化为连续的时钟异常输出信号。

⑤逻辑控制，通过预定的逻辑控制信号对前述时钟异常检测步骤进行控制。

本发明的工作原理：

时钟边沿提取单元，其被构造为在每个时钟上升沿和下降沿均产生一个一定宽度的时钟脉冲；基本定时单元，其被构造为产生一个一定宽度的基本时间单位；计数器单元，其被构造为对已产生的基本时间单位实现整数倍乘的目的；连续信号产生单元，其被构造为当输入时钟信号频率下降到一定值后，将前述电路产生的非连续信号转化为连续的时钟异常输出信号；逻辑控制单元，其被构造为完成对该时钟异常检测电路的逻辑控制功能。