[发明专利]上电复位电路

说明书

技术领域

本发明涉及一种上电复位电路。

背景技术

现有的上电复位电路如图1所示，包括电压调整器模块(VR，VOLTAGEREGULATOR)和上电复位模块(POR，POWER ON RESET)，所述电压调整器对外部电压VCC进行处理，为逻辑电路和上电复位模块提供工作电压vpwr，所述上电复位模块在上电时电压升高的过程中对逻辑电路发出复位信号rstb，所述逻辑路还为电压调整器提供一个电压调整器模块静态工作模式使能信号Standby_en。

通常情况下，上电复位电路的上电复位信号rstb的波形如图2所示，低电平有效，当外部电压降低到Vtrip_f时，系统处于掉电状态，当外部电压达到Vtrip_r时，系统上电复位，其中Vtrip_f和Vtrip_r之间存在Vhyst的迟滞。当外部电压达到Vtrip_r时，复位结束，内部逻辑开始工作。而此时电压调整器模块输出的电压只有Vtrip_r，还没有达到内部逻辑正常的工作电压，这样尽管上电复位模块输出了一个有效的rstb信号，但逻辑部分由于电压还没有达到正常工作电压就不能正常的接收到这个复位信号，这就可能导致内部逻辑在上电过程中不能正常复位。

发明内容

本发明所要解决的技术问题是提供一种上电复位电路，保证在电压调整器模块输出的电压稳定后再产生一个可靠的复位信号给内部逻辑，从而保证系统正常的上电复位。

为解决上述技术问题，本发明上电复位电路的技术方案是，包括：

电压调整器模块，对外部电压进行处理，为逻辑电路供电；

上电复位模块，所述上电复位模块连接外部电压，并在电压调整器的供电电压达到正常水平之前产生一个复位信号；

计数器，接收一个时钟信号以及所述上电复位模块产生的复位信号，将所述复位信号延时到供电电压达到正常水平之后输出给逻辑电路。

本发明通过采用一个计数器对于上电复位电路进行延时，保证在电压调整器模块输出的电压稳定后再产生一个可靠的复位信号给内部逻辑，从而保证了系统正常的上电复位。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为现有的上电复位电路的结构图；

图2为现有的上电复位电路复位时的波形图；

图3为本发明上电复位电路一个实施例的结构图；

图4为本发明上电复位电路另一个实施例的结构图；

图5为本发明上电复位电路复位时的波形图。

具体实施方式

本发明公开了一种上电复位电路，如图3所示，包括：

电压调整器模块，对外部电压VCC进行处理，为逻辑电路提供工作电压Vpwr；

上电复位模块，所述上电复位模块连接外部电压VCC，并在电压调整器的供电电压达到正常水平之前产生一个复位信号POR；

计数器，接收一个时钟信号CLK以及所述上电复位模块产生的复位信号POR，将所述复位信号POR延时到供电电压达到正常水平之后，输出复位信号rstb给逻辑电路。

在图3所示的实施例中，所述计数器连接的时钟信号CLK是外部时钟信号。

在图4所示的实施例中，还包括振荡器模块，所述计数器接收的时钟信号CLK由所述振荡器模块产生。

所述振荡器模块同时为所述逻辑电路提供时钟信号CLK。

所述振荡器模块包括一个始能端，该始能端的信号OSCEN由所述逻辑电路提供。

结合图5所示，上电复位模块和计数器采用外部电压供电，电压调整器输出电压给逻辑电路、振荡器模块及其它模块供电。当电压调整器的输出电压逐渐上升到逻辑电路和振荡器模块的工作电压时，逻辑电路通过始能端OSCEN控制振荡器模块开始输出时钟信号给计数器，这个过程中复位信号rstb一直输出低，当计数到达预定的值时，逻辑计数电路输出的rstb信号释放，输出高给逻辑电路(rstb低电平有效)，经过这样一个延时处理，这时电压调整器输出电压已经达到逻辑电路正常工作电压，从而保证将一个可靠有效的上电复位信号提供给逻辑电路。本发明可以应用在EE130串行EEPROM芯片以及其它逻辑电路的上电复位电路中。

综上所述，本发明通过采用一个计数器对于上电复位电路进行延时，保证在电压调整器模块输出的电压稳定后再产生一个可靠的复位信号给内部逻辑，从而保证了系统正常的上电复位。