[发明专利]掩模版图、掩模版制造方法和掩模版图校正方法

说明书

技术领域

本发明涉及光学邻近校正技术，尤其是掩模版图、掩模版制造方法和掩模版图校正方法。

背景技术

随着集成电路的日益发展，设计尺寸越来越小。由于存在光的衍射和干涉现象，在制作掩模版的过程中，掩模版的图形与相应的设计图形之间存在一定的变形和偏差，而这种变形和偏差进一步地通过掩模版投射到产品上，从而影响到产品的品质，降低产品的良率。

现有的掩模版制造方法通常包括以下步骤：首先，对硅片进行清洗处理，使硅片表面清洁且干燥，从而能与光刻胶很好地粘附；接着，将光刻胶均匀地涂布于硅片表面，并对硅片进行前烘，以使其中的溶剂挥发；接着，根据设计图形，对硅片进行选择曝光；然后，通过显影选择性地除去光刻胶，并腐蚀光刻胶层上出现的金属蒸发层，以及进行去胶处理，从而最终获得与设计图形相对应的掩模版。

由于光学邻近效应的存在，在掩模版制作过程中，所形成的掩模版图形相对于设计图形会存在失真，且这种失真对产品尺寸及性能带来较大的影响。参考图1，首先，根据接触孔类型的设计图形100制作掩模版110，由于存在光学邻近校正，制作形成的掩模版110相较于设计图形100而言存在偏差；具体来说，在掩模版110四周的拐角处存在拐角变圆的现象。接着，通过掩模版110形成产品120时，实际曝光形成的产品120具有关键尺寸D1，而根据设计图形100所计算的期望产品130具有关键尺寸D2，并且，由于掩模版110相较于设计图形100的失真，使得关键尺寸D1小于关键尺寸D2。而产品的实际关键尺寸，即实际尺寸，与期望的关键尺寸，即期望尺寸，之间的差异还会随着设计图案空间周期分布的差别而产生变化。并且，随着空间周期的减小，实际尺寸与期望尺寸之间差异越来越大；对于密集型图形，例如空间周期小于140nm的图形，产品的实际尺寸与期望尺寸之间的差异达到6nm以上；对于孤立性图形，例如空间周期大于300nm的图形，实际尺寸与期望尺寸之间的差异也达到3nm。这种关键尺寸的差异严重地影响到产品的性能。

在现有技术中，对于掩模版图形差异所带来的产品尺寸失真，工程师仅能通过对掩模版进行曝光以形成产品并测量产品的实际尺寸，以及比较产品的实际尺寸与期望尺寸而获知，并在此基础上，根据比较结果，对掩模版中图像的尺寸进行调整，从而获得理想的产品。然而这种反复曝光、测量、比较和调整的工艺过程往往需要耗费大量的人力以及时间，极大地阻碍了生产的进度，降低了半导体产品的生产效率。

发明内容

本发明解决的技术问题是由于掩模版制作过程中的曝光失真导致产品关键尺寸偏离期望尺寸，且需要通过反复曝光、测量、比较和调整的工艺过程对其进行修正。

为解决上述技术问题，本发明提供了一种掩模版制造方法，包括：提供掩模版图形，其中，所述掩模版图形包括设计图形和至少一个辅助图形，所述辅助图形的尺寸不超过曝光分辨率，并且所述辅助图形在曝光之后形成对所述设计图形的曝光损失进行补偿的区域；根据所述掩模版图，制作掩模版。

本发明还提供了一种掩模版图，包括设计图形，用于根据曝光显影工艺以形成产品图形；其中，所述掩模版图还包括：辅助图形，具有不超过曝光分辨率的尺寸，并且在曝光之后形成对所述设计图形的曝光损失进行补偿的区域。

本发明还提供了一种掩模版图校正方法，用于修正由于掩模版图相较于设计图形所产生的面积减小的失真，包括：在设计图形中设置辅助图形，所述辅助图形的尺寸不超过曝光分辨率，且所述辅助图形在曝光之后形成补偿区域，用于修正所述设计图形由于失真所带来的面积减小；对包括所述设计图形和所述辅助图形的所述掩模版图进行光学邻近校正。

与现有技术相比，本发明具有以下优点：通过对所述设计图形的曝光失真进行补偿，有效地减少了产品的关键尺寸与期望尺寸的差距，简化了校正步骤，节省了大量人力和时间，节约了生产成本。

附图说明

图1是现有技术流程中，设计图形、掩模版、产品的结构示意图；

图2是本发明掩模版制造方法一种实施方式的流程示意图；

图3是图2所示步骤S1一种实施方式的流程示意图；

图4-图10是应用图2所示步骤S1一种具体实施例的剖面示意图；

图11是辅助图形经过曝光之后形成补偿的版图示意图；

图12是图2所示步骤S2一种实施方式的流程示意图；

图13是本发明掩模版图一种实施方式的结构示意图；

图14是本发明掩模版图一种具体实施例的结构示意图；

图15是本发明掩模版图另一种具体实施例的结构示意图；