[发明专利]提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法。

背景技术

目前，在制造半导体器件时，可使用氮化硅在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)结构包括NMOS结构和PMOS结构，对于CMOS结构来说，需要在NMOS结构上沉积具有张应力(tensile stress)的氮化硅层，在PMOS结构上沉积具有压应力(compressive stress)的氮化硅层，以确保NMOS结构和PMOS结构的沟道中载流子具有相同的迁移率。

现有技术中CMOS结构的制作方法，结合其具体剖面结构示意图，图1a至图1e进行说明。

请参阅图1a，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作浅沟槽隔离区(STI)12。其中，N阱结构用以制作PMOS结构，注入杂质离子为磷或砷；P阱结构用以制作NMOS结构，注入杂质离子为硼或铟。

在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。其中位于STl12上的多晶硅栅极直接与STI12接触。

接下来在栅极两侧形成侧壁层103，具体为：可以通过化学气相沉积(CVD)方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。

以栅极和侧壁层103为屏蔽，进行有源区注入步骤，以形成源极和漏极104。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。

实施硅化物工艺(silicide process)，就是沉积镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO₂)、硅氮化物如氮化硅(Si₃N₄)或者是硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层105。

请参阅图1b，在上述结构的表面沉积具有tensile stress的氮化硅层106，接着在具有tensile stress的氮化硅层106的表面沉积硬掩膜氧化层(Hard Mask Oxide，HMO)107，然后在HMO107的表面涂布光阻胶层108，并曝光显影图案化该光阻胶层108，使得图案化的光阻胶层108的开口显露出图左侧的PMOS结构，同时覆盖右侧的NMOS结构。即图案化的光阻胶层108的开口显露出图左侧的硬掩膜氧化层，但覆盖右侧的硬掩膜氧化层。

请参阅图1c，以图案化的光阻胶层108为掩膜，对显露出的HMO107进行刻蚀。由于HMO107与具有tensile stress的氮化硅层106在刻蚀时具有很高的选择比，所以刻蚀在具有tensile stress的氮化硅层106终止。接着采用光阻胶灰化(ashing)的方法，将光阻胶干法刻蚀去除。这时，右侧的HMO107由于之前被图案化的光阻胶层108覆盖，所以仍然保留，以右侧的HMO107为硬掩膜，对左侧的具有tensile stress的氮化硅层106进行去除。

其中，硬掩膜氧化层的材料为氧化硅层，采用化学气相沉积的方法形成，例如采用正硅酸乙酯-臭氧方法进行等离子增强方式(Plasma Enhanced TEOS，PETEOS)的沉积，或者等离子增强型化学气相沉积(PECVD)，或者深高宽比的亚大气压制程化学气相沉积(HARP-CVD)等。HMO107的主要作用在于作为刻蚀具有tensile stress的氮化硅层106的硬掩膜，否则如果将HMO107和具有tensile stress的氮化硅层106都刻蚀完成之后，再去除光阻胶层108，这时下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层108的时候是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。所以在将HMO107去除之后，需要先将光阻胶层108去除，再去除具有tensile stress的氮化硅层106。